Стабилизатор переменного напряжения

-0 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРГ 10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Институт электродинамики АН УССР и Институт проблем моделирования в энергетике АН УССР(72) К.А. Липковский, Ю.В. Сидоренко, В.А, Халиков и К.И. Гищак (53) 621,316.722,1(088.8) (56) Авторское свидетельство СССР935892, кл. С 05 Р 1/12, 1982,Авторское свидетельство СССР1107111, кл. С 05 Р 1/12, 1984. (54) СТАБИЛИЗАТОР ПЕРЕМЕННОГО НАПРЯЖЕНИЯ(57) Изобретение относится к стабилизированным источникам питания переменного тока. Целью изобретения является повьппение качества стабилизациипри колебаниях частоты питающего напряжения, Цель достигается тем, чтов стабилизатор введено корректирующее звено 10 и формирователь 13 импульсов. Звено 10 осуществляет операцию умножения выходного напряженияинтегратора 3 на величину превьппенияпериода над его минимально возможнымзначением. При этом устройство реализует операцию приближенного делениявыходного напряжения интегратора 3,пропорционального вольтсекундной площади полупериода его входного напряжения на длительность периода. Этимобеспечивается независимость управляющего напряжения регулирующего органа от изменений частоты, 3 ил.30 50 Изобретение относится к электротехнике, в частности к преобразовательной технике, и может быть использовано для построения быстродействую"5щих стабилизаторов переменного напряжения, работающих от частотнонестабильных сетей.Цель изобретения - повышение качества стабилизации при колебанияхчастоты питающего напряжения,На фиг, 1 представлена функциональная схема стабилизатора; нафиг. 2 - функциональная схема корректирующего звена; на фиг. 3 - эпюры напряжений в характерных точкахсхемы,Устройство содержит включенныймежду его входом и выходом регулирующий орган 1, управляющий вход которого подсоединен к выходу ячейкипамяти 2, интегратор 3 с ключомсброса 4, синхронизатор-формирователь 5, подключенный входом к входуустройства первым Выходом к уп75равляющему входу ячейки памяти, авторым - к управляющему входу ключасброса интегратора, измерительныйтрансформатор 6, подключенный вторичной обмоткой к входу выпрямителя 7, а первичной - к выходу устройства, источник 8 опорного напряжения, подсоединенный к первому входуузла 9 сравнения, корректирующее звено 1 О, подключенное выходом 11 к35второму входу узла 9 сравнения, авходом 12 к выходу интегратора 3,соединенного с третьим входом узла9 сравнения, и формирователь 13 импульсов, подсоединенный входом квторому выходу синхронизатора -формирователя 5, а выходом - к уггравляющему входу 14 корректирующего звена 10, причем выход узла 9 сравненияподключен к входу ячейки 2 памяти,45а выход выпрямителя 7 - к входуинтегратора 3.Корректирующее звено 10 состоитиз инвертора 15, операционного усилителя 16 и трех аналоговых управляемых ключей 17, 18 и 19, причемвход инвертора, выход усилителя исоединенные управляющие входы ключей являются соответственно входом12, выходом 11 и управляющим входом14 звена 10. 55Вход и выход инвертора 15 подсоединены соответственно к первому ивторому входам первого управляемого ключа 17, выход которого через ре -зистор 20 связан с инвертирующимвходом операционного усилителя 16,второй вход которого подключен кобщему проводу, выход операционногоусилителя 16 через второй управляемый ключ 18 и резистор 21 соединенсо своим инвертирующим входом ичерез конденсатор 22 с выходомтретьего аналогового ключа 19, первый и второй входы которого соответственно подключены к инвертирующемувходу операционного. усилителя 16 иобщему проводу системы управленияустройства,Ячейка памяти 2 содержит последовательно включенный с входом буферного усилителя 23 аналоговый управляемый ключ 24, второй вывод иуправляющий вход которого являетсясоответственно входом и управляющимвходом ячейки памяти 2, и включенный параллельно входу усилителя 23запоминающий конденсатор 25.Стабилизатор работает следующимобразом.Входное стабилизируемое напряжение Б, (фиг. 3 а) поступает на входрегулирующего органа 1, преобразуясьв нем в выходное стабилизированноенапряжение 0 Измерительный трансформатор 6 приводит выходное напряжение Б, к величине, удобной дляпоследующей обработки, а затем выпрямитель 7 его выпрямляет. В итогена вход интегратора 3 подается пульсирующее напряжение 26 отрицательнойполярности (фир. Зб) . Функционирование интегратора и ячейки памяти 2определяется синхронизатором-Формирователем 5, который вырабатываеткратковременные импульсы 27 совпадающие с началом. каждого полупериода входного напряжения, поступающиена управляющий вход ключа 24 сбросаинтегратора, и импульсы 28, непосредственно предшествующие импульсам 27,поступающие на управляющийвход ключа 24, используемого дляперезаписи информации с узла сравнения 9 (фиг. 3 в, г). По переднемуФронту импульса 27 формирователь13 импульсов вырабатывает импульсы29 стабильной дпительности, которыеопределяют нижнюю границу длительности полупериода напряжения, при которой еще производится коррекциивыходного напряжения узла сравнения(фиг. Зд), На фиг. Зе показана форма выходного напряжения 30 интегратора 3, который перед началом циклаизмерения обнуляется импульсами 27посредством ключа сброса 4. Импульсы 29 поступают с формирователя 13через управляющий вход 14 корректирующего звена 1 О на управляющиевходы ключей 17, 18, 19, при этомключ 17 подключает резистор 20 квыходу инвертора 15, ключ 18 замыкает цепь обратной связи усилителя16 через резистор 21, а ключ 19подключает конденсатор 22 к общемупроводу. На фиг. 3 ж показано напряжение 31 в точке соединения ключа 17 и резистора 20, поступающеена вход операционного усилителя 16,который до момента времени С, работалв качестве инвертирующего усилителяс коэффициентом усиления, равнымединице что выполняется при равенстве сопротивлений резисторов 20и 21. При этом напряжение 28 (фиг. Зз)на конденсаторе 22 полностью повторяет напряжение 30 на выходе интегратора 3. После окончания импульсанапряжения 29, т.е. с момента времени С;, усилитель 16 переходит врежим интегрирования, так как ключ 19подключает конденсатор 22 к его инвертирующему входу, а ключ 18 размыкается, Так как одновременно напряжение на входе этого интегратораменяет полярность (фиг, Зж), то напряжение на выходе корректирующегозвена 10 линейно уменьшается до окончания полупериода напряжения (фиг. Зз интервал Т -1, ). Это напряжение пропорционально интервалу времени С,-С, представляющем отклонение длительности полупериода от некоторого эталонного его значения, задаваемого формирователем импульсов 13, Суммирование основного напряжения т.е. напряжение 30 интегратора 3 (Б, ) и корректирующего напряжения 32 (Б, , ) с соответствующими коэффициентами КЗ и К 2 производится в узле сравнения 9, представляющем собой суммиРующий усилитель, к одному из выводов которого подается отрицательное опорное напряжение Б, (фиг. 3 и).Выходное напряжение 33 узла сравнения 9 в моменты прохождения импульсов 28 фиксируется на запоминающем конденсаторе 25 и в дальнейшем 30 35 40 45 50 55 используется в качестве управляющего напряжения 34 Б регулирующего органа 1 (фиг. Зк).Таким образом, устройство фактически реализует операцию приближенного деления выходного напряжения интегратора, пропорционального вольт- секундной площади полупериода его выходного напряжения (т.е. зависящего от длительности полупериода), на длительность периода, чем обеспечивается независимость управляющего напряжения регулирующего органа от изменения частоты. Стабилизатор с описанным измерительным органомаобеспечивает хорошие точностные параметры выходного напряжения при допустимом диапазоне изменения частоты не более ф 6-87 от ее номинального значения, так как перекрывается реальный диапазон отклонения частоты промышленных сетей. формула изобретения Стабилизатор переменного напряжения, содержащий включенный между входными и выходными выводами регулирующий орган, управляющий вход которого подсоединен к выходу ячейки памяти, интегратор с ключом сброса, синхронизатор-формирователь, подключенный входом к входным выводам, первым выходом - к управляющему входу ячейки памяти, а вторым выходом - к управляющему входу ключа сброса интегратора, измерительный трансформатор, подключенный вторичной обмоткой к входу выпрямителя, а первичной к выходным выводам, источник опорного напряжения, подсоединенный к одному из входов узла сравнения, о т л и - ч а ю щ и й с я тем, что, с целью повышения качества стабилизации при колебаниях частоты питающего напряжения, выход узла сравнения подключен к входу ячейки памяти, . выход выпрямителя - к входу интегратора, при этом введены корректирующее звено, подключенное выходом к второму входу узла сравнения, а входом - к выходу интегратора, соединенного с третьим входом узла сравнения, и формирователь импульсов, подсоединенный входом к второму выходу синхронизатора-формирователя, а выходом - к управляющему входу корректирующего звена, причем кори) Составитель С. Чернышеваактор В. Ковтун Техред И.Верес ректор Г щетки аказ 5774/46 Тираж 836 ВНИИПИ Государственного комитета по делам изобретений и открь 113035, Москва, Ж, Раушская набодписно Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная,5 12673 ректирующее звено состоит из инвертора, операционного усилителя и трех аналоговых управляемых ключей, причем вход инвертора, выход операционного усилителя и соединенные управляющие входы ключей являются соответственно входом, выходом и управляющим входом корректирующего звена, вход и выход инвертора подсоединены соответственно к первому и второму 1 р входам первого управляемого ключа, выход которого через резистор связан 83 Ьс инвертирующим входом операциойного усилителя, второй вход которогоподключен к общей шине, выход операционного усилителя через второй управляемый ключ и резистор соединенсо своим инвертирующим входом ичерез конденсатор - с выходом третьего управляемого ключа, первый ивторой входы которого соответственноподключены к инвертирующему входуоперационного усилителя и общейшине.