Устройство для передачи и приема цифровых сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 61132 11Н 04 Ь 27/ ЕТЕНИЯ ПИСАНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ВТОРСКОМУ СВИДЕТЕЛ(56) Прагер Э. и др. Цифровая техника в связи. И.: Радио и связь, 1981, с. 57-69.А. Бед 11 псегиаСег СошпшпсаЫоп Бувйеа. А. РгЧас о 1 еЬе ,еа Сгапс Рго 8 гаш Иаявасйцвейя пяй 1 иСе оГ ТесЬпо 1 о 8 у. МТТБ С 80-86. Кеч 1 вед ЕМИоп, 1980, 1 п 3.у 7.(54) УСТРОЙСТВО ДП 11 ПЕРЕДАЧИ И ПРИЕМА ЦИФРОВЫХ СИГНАЛОВ(57) Изобретение относится к технике связи. Повышается помехоустойчивость при одновременном снижении уровня передаваемых сигналов. Устройство содержит на передающей стороне регистр сдвига (РС) 1, мультиплексор 2, г-р модуляционных сигналов 3, г-р тактовой частоты 4, модулятор тактовойчастоты 5, сумматор 6 и преобразователь сигнала 7, а на приемной стороне элемент ИЛИ 8, преобразовательсигнала 9, фильтр модуляционных сигналов 1 О, фильтр тактовой частоты 11,решающий блок 12, кодер 13, три РС14-16, два блока сравнения (БС) 17 и18,.инвертор 19, элемент И 20 и эле- .мент задержки (ЭЭ) 21. Цель достигается введением РС 1 и мультиплексора2, позволяющих на выходе передающейстороны формировать модулированныеинформац. и тактовые импульсы, а так- аже введением на приемной сторонеэлемента ИЛИ 8, кодера 13, РС 14-16,БС 17 и 18, инвертора 19, элементаИ 20 и ЭЗ 21, с помощью которых производится коррекция однократных ошибок в устройстве, 1 ип.0 О О 1 О 0 0 О 0 О 0 О Изобретение относится к техникесвязи и может быть использовано припередаче дискретной информации.Цель изобретения - повьппейие помехоустойчивости при одновременномснижении уровня передаваемых сигналов.На чертеже изображена структурнаяэлектрическая схема предложенного1 Оустройства.Устройство для передачи и приемацифровых сигналов содержит на передающей стороне регистр 1 сдвига,мультиплексор 2, генератор 3 модуляционных сигналов, генератор 4 такто 15вой частоты, модулятор 5 тактовойчастоты, сумматор 6, преобразователь7 сигнала, а на приемной стороне -элемент ИЛИ 8, преобразователь 9 сиг нала, фильтр 10 модуляционных сигналов; фильтр 11 тактовой частоты, решающий блок 12, кодер 13, первый,второй и третий регистры 14, 15 и 16сдвига первый и второй блоки 17 иЭ2518 сравнения, инвертор 19, элементИ 20, элемент 21 задержки.Устройство работает следующим образом.На информационный последовательный вход трехразрядного регистра 130сдвига поступает входной двоичныйсигнал в виде последовательности "1"и "О", Выходы трехразрядного регистра 1 сдвига определяют номер открытого канала мультиплексора 2, который З 5пропускает одно из восьми значениймодуляционного признака, вырабатываемого генератором 3 (восьми значений)модуляционных сигналов, в текущиймомент времени , установленный генератором 4 тактовой частоты, в соответствии со следующими значениямиЮ где ц - значение входного сигналав текущий момент времениЪ - значение модуляционного признака в текущий момент времени 3.,На второй вход сумматора 6 поступают сигналы, имеющие в каждый дискретный момент времени одно из восьмизначений модуляционного признака, ана первый вход поступают сигналы,имеющие девятое значение модуляционного признака, с выхода модулятора5 тактовой частоты, на вход которогопоступают тактовые видеоимпульсы.Модулированные информационные итактовые импульсы поступают на входпреобразователя 7 сигнала и далее свыхода преобразователя 7 сигнала -в линию связи.Иодулированные информационные итактовые импульсы поступают из линиисвязи на вход преобразователя 9 сигнала и далее на фильтр 10 (восьми.значений) модуляционных сигналов ина фильтр 11 (значения модуляционного признака) тактовой частоты.На их выходах формируются сигналы, соответствующие мощности присутствующего во входном сигнале того:,или иного значения модуляционногопризнака. В каждый иэ дискретныхмоментов времени присутствуют двасигнала на входах решающего блока 12,Один из сигналов соответствует выходному сигналу от фильтра 11 тактовой частоты и другой сигнал соответствует одному из восьми возможныхвыходных сигналов с выходов модуляционных сигналов, Решающий блокформирует сигнал о присутствии в линии связи одного из восьми модуляционных признаков по критерию минимальной мощности одного из модуляционныхпризнаков на одну из восьми выходныхшинеКодер 13 кодирует состояние сигналов на выходе решающего блока 12 в;двоичный код, соответствующий табли-цеПродолжение таблицы Выходы кодера 135 Входы кодера 12 0 00 0 0 О 0 0 1 О 0 0 0 1 0 0 0 0 1 1 0о 0 О 0 0 1 0 0 0 0 001 0 0 0 0 0 1 0 0О 1 0 О 0 0 0 0 1 0 0 1 1 0 0 О 0 0 О 0 1 1 1 1%Двоичный код с выхода кодера 13 записывается в первый, второй и третий четырехразрядные регистры 14, 15 и 16 сдвига по последовательному Р- входу при тактировании их по тактовому входу через элемент ИЛИ 8,Йеобходимым условием правильности передачи сигналов по линии связи являются следующие значения: 1 1301 = 2 = 3 (1) где 1 - выход 3 кодера 13 в моментвремени ;1-2 - выход 2 кодера 13 в моментвремени 1-1;123 - выходкодера 13 в момент 5времени -2.В случае выполнения условия (1) . блоки 17 и 18 сравнения кодов формируют на выходах единичные уровни и на выходе элемента И 20 формируется ну левой логический уровень. При этом вход управления четырехразрядных регистров 14, 15 и 16 сдвига соответствует сдвигу информации вправо. При невыполнении условий (1) для кодов . 45 на выходе кодера 13 в моменты времени (-1) и (х), что соответствует несовпадению кодовых комбинаций первого блока 17 сравнения кодов, на его выходе формируется нулевой уровень, а 50 на выходе блока 18 сравнения формируется единичный уровень. При этом возникает положительный перепад на выходе элемента И 20. Перепад перево дит вход управления четырехразрядных 55 регистров 14, 15 и 16 сдвига в состоякие 8=1, что соответствует режиму параллельной записи информации переллельным входам Р,Р 4. Запись по входам Р,Р 4 в регистры 14, 15 и 16 сдвига производится перепадом свьмода элемента И 20, задержанным с помощью элемента задержки 21 и проходящий через элемент 14, 15 и 1 б ИЛИ 8 на тактовый вход четырехразрядных регистров сдвига. Первые и четвертые разряды регистров 14, 15 и 16 сдвига при этом регенерируются, а второй и третий разряды восстанавливаются с помощью обратных связей по значениям первых и четвертых разрядов. Таким образом производится коррекция однократных ошибок в предлагаемом устройстве, Вьмодной двоичный сигнал снимается с четвертого разряд, да четырехразрядного регистра 16 сдвига, что приводит к задержке выходного сигнала в предлагаемом устройстве на четыре периода тактовой частоты относительно входного сигнала.Формула изобретенияУстройство для передачи и приема цифровых сигналов, содержащее на пе-редающей стороне генератор модуляционных сигналов, генератор тактовой частоты, выход которого соединен с вхо дом модулятора тактовой частоты, выход которого подключен к первому входу сумматора, выход которого соединен с входом преобразователя сигнала, а на приемной стороне - преобразователь сигнала, выход которого соединен с входом фильтра тактовой частоты и с входом фильтра модуляционных сигналов,. выходы которого подключены к соответствующим входам .решающего блока, тактовый вход которого соединен с выходом фильтра тактовой частоты, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости при одновременном снижении уровня передаваемых сигналов в него введены на передающей стороне регистр сдвига и мультиплексор, управляющие входы которого подключены к соответствующим выходам регистра сдвига, тактовый вход которого подключен к выходу генератора тактовой частоты, выходы генератора модуляционных сигналовсоединены с соответствующими сигнальными входами мультиплексора, выход которого соединен с вторым входом сумматора, а на приемной стороне вве12 б 1132 Составитель О, ГеллерРедактор М, Недолуженко Техред М,Ходанич Корректор А. Зимокосов 1 Заказ 5247/59 Тираж 624 ПодписноеВНИИХИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграФическое предприятие, г. Ужгорор, ул. Проектная, 4 5дены первый, второй и третий регистры сдвига, первыйи второй блоки сравнения, инвертор, элемент И, элемент ИЛИ, элемент задержки и кодер, первый, второй и третий выходы которого соединены с последовательньпм входами соответственно первого, второго и третьего. регистров сдвига, тактовые входы которых подключены к выходу элемента ИЛИ, первый вход ко О торого соединен с тактовым входом решающего блока, выходы которого соединены с соответствующими входами кодера, второй вход элемента ИЛИ соединен с выходом элемента задержки, .15 вход которого подключен к управляющим входам первого, второго и третьего регистров сдвига и выходу элемента И, первый вход которого соединен с выходом инвертора, вход которого 2 О соединен с выходом первого блока сравнения, первый, второй, третий и четвертый входы которого подключены соответственно к выходу второго разряда первого регистра сдвига, к вы-. 25 ходу второго разряда второго регистра сдвига, к выходу третьего разряда второго регистра сдвига и к выходу третьего разряда третьего регистра сдвига, первый параллельный вход ко- ЗО торого соединен с выходом первого разрра третьего регистра сдвига, второй параллельный вход которого подключен к выходу первого разрядавторого регистра сдвига и к первомупараллельному входу второго регистрасдвига, второй параллельный вход которого подключен к третьему параллельному входу третьего регистрасдвига, к первому параллельному входу первого регистра сдвига и к выходупервого разряда первого регистра ,сдвига, выход третьего разряда которого соединен с первым входом второго блОка сравнения, второй вход которого подключен к выходу третьегоразряда второго регистра сдвига, выход четвертого разряда которого соединен с третьим входом второго блокасравнения, с четвертым параллельнымвходом второго регистра сдвига и стретьим параллельным входом первогорегистра сдвига, второй параллельныйвход которого соединен с четвертымпараллельным входом третьего регистра сдвига, с третьим параллельнымвходом второго регистра сдвига,с выходом четвертого разрядатретьего регистра сдвига и счетвертым входом второго, блокасравнения выход которого соединенс вторым входом элемента И, при этомвыход четвертого разряда первого регистра сдвига соединен с четвертымпараллельным входом первого регистрасдвига.