Когерентный приемник частотноманипулированного сигнала

(19 27/14 150 4 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОБРЕТЕНИЕЛЬСТВУ ВИ К АВТОРСН(71) Московский ордена Ленидена Октябрьской Революцииный институт им. Серго Ордж(56) Яцгцс 1 Н., Уашао У., К 1 сцсБдщ 1 е-сЬр С МОЯ МБК соЬегепгйц 1 аког.Е 1 есггопгсз 1 еггегз 24Липе 1982, то 1. 18, Р 13, р.р.582.Н 1 гас 1 е К.,Мойц 1 аг 1 оп гогруопе 1 ЕЕЕ 29 Сопйегепсе 197 на и оравиацион оникидзе о-гЬ 581 Мигога К. Авгиеву оГ й 181 га 1 шоЬг 1 е Те 1 гЬ ЧеЬ 1 су 1 аг ТесЬп 1 9, р. 16.(57) Изобретенсвязи. Увеличи 1 Й ПРИЕМНИК ЧАСТОТНООГО СИГНАЛА е относится к технике ается объем принимаеОПИСАНИЕ мой информации за счет уменьшениявремени установления синхронизма,Устр-во содержит квадратурный преобразователь 1, блок тактовой синхронизации 2, блог перемножения 3, блокквадратурной обработки сигнала (БКОС)4, фильтр нижних частот (ФНЧ) 5, управляемый г-р 6, формирователь опорных сигналов 7. Цель достигается введением ФНЧ 10, БКОС 9, реверсивногосчетчика 11, двух ключей 12 и 14, накопительного сумматора 13, блокадельта-модуляторов 8, сдвигового регистра 15, порогового блока 17, блокасравнения 16, эл-та памяти 18, формирователя управляющих сигналов 19,Уменьшение времени синхронизма вустр-ве осуществляется за счет формирования дополнительного сигнала рассогласования в петле синхронизациинесущей, не зависящего от ошибок тактовой синхронизации, и установленияначальной синхронизации по задержке 1 ц 4151 О 5 20 2 с;30 1124Изобретение относится к техникесвязи и может быть использовано дляприема сигналов с частотной манипуляцией.Целью изобретения является увеличение объема принимаемой информацииза счет уменьшения времени установления синхронизма.На чертеже изображена структурная электрическая схема предлагаемого приемника.Когерентный приемник частотноманипулированного сигнала ЧМС) содержит квадратурный преобразовательблок 2 тактовой синхронизации, блок3 перемножения, первый блок 4 кнад ратурной обработки сигнала, первыйфильтр 5 нижних частот, управляемыйгенератор 6, формирователь 7 опорных сигналов, блок 8 дельта-модуляторов, второй блок 9 квадратурнойобработки сигнала, второй фильтр 10нижних частот, реверсивный счетчик11, первый ключ 12, накопительныйсумматор 13, второй ключ 14, сдвиговый регистр 15, блок 1 б сравненияпороговый блок 17, элемент 18 памяти, формирователь 19 управляющихсигналов.Когерентный приемник ЧМС работа-ет следующим образом,Входной сигнал, представляющий собой узкополосный процесс, поступаетна квадратурный преобразователь 1,в котором преобразуется в кнадратур-.ные составляющие, а также поступает в блок 2 тактовой, синхронизации,вырабатывающий тактонгяе сигналы. Прианалоговой обработке сигналов квадратурные составляющие формируютсяв виде сигналов разностной частоты,выделяемых с помощью синхронного ифазового детекторов кнадратурногопреобразователя 1, При цифровой обработке сигналов кнадратурные состанляющие формируются в виде отсчетов .входного сигнала в моменты времениСз иотстоящие на Ц-М 2где и)И - частота несущей (центральная частота ЧМН в сигна).Квадратурные составляющие с выходов квадратурного преобразователя 1поступают н блок 3 перемножения и впервый блок 4 квадратурной обработки сигнала. В блоке 3 перемноженияотсчеты квадратурных составляющих,отстоящие на время Т 1 Т - длительность информационного символа), перемножаются между собой и умножаютсяна сигнал меандр; тактовой частоты.В первом блоке 4 кнадратурной обработки сигнала квадратурные составляншие перемножаются между собой и умножаются на меандр тактовой частоты.Выходной сигнал первого блока 4 квадратурной обработки сигнала, пропорциональный разности фаз между принимаемьим и опорным сигналами несущей,сглаживается с помощью первого фильтра 5 нижних частот ииспользуетсядля управления частотой управляемогогенератора б, выходной сигнал которого в Формирователе 7 опорных сигналовпреобразуется в опорные сигналы, которые поступают с Формирователя 7опорных сигналов на второй и третийвходы квадратурного преобразователя1 и первый и второй входы блока 2тактовой синхронизации,Уменьшение времени установлениясинхронизма н когерентном приемникеЧМС осуществляется эа счет формирования дополнительного сигнала рассогласования н петле синхронизациинесущей, не зависящего от ошибоктактовой синхронизации, и установления начапьной синхронизации по задержке с помощью разомкнутого (неследящего) измерителя задержки. В блоке 8 дельта-модуляторов осуществпяется преобразование входногосигнала э последовательность положительных или отрицательных импульсов,Отсчеты входного сигнала, соответствующие квадратурным составляющим,в блоке 8 дельта-модуляторон сравниваются с порогами, и на выходя блока 8 дельта-модуляторов поступаютположительные отрицательные) импульсы, если соответствующий отсчет превышает (не превышает) порог, При положительных отрицательных) выходныхсигналах величина порогов увеличивается (уменьшается), что обеспечивает предсказание значений следующихотсчетов,Выходные сигналы блока 8 дельта- модуляторов, а также квадратурные составляющие с выходов квадратурного преобразователя 1 поступают во второй блок 9 квадратурной обработки сигнала, в котором формируется разность попарных произведений выходных сигналов блока 8 дельта-моду. ляторов и кнадратурных составляющих50 55 с выхода квадратурного преобразователя 1.Выходной сигнал второго блока 9 квадратурной обработки сигнала,сглаженный вторым фильтром 10 нижних частот, поступает в первый фильтр 5 нижних частот, в котором складывается с выходным сигналом первого блока 4 квадратурной обработки сигнала,что ускоряет вхождение в синхронизм по несущей при наличии ошибок синхронизации тактов, а также поступает в реверсивный счетчик 11, который осуществляет накопление иотсчетов (и( (и , где и - число отсчетов квадратурных составляющих, приходящихся на один информационный символ). Накопленное в реверсивном счетчике 11 число через первый ключ 12 поступает в накопительный сумматор 13, выходной сигнал которого через второй ключ 14 поступает в сдвиговый регистр 5.После записи числа с выхода реверсивного счетчика 11 в накопительном сумматоре 13 первый ключ 12 переводится в другое состояние, и на вход накопительного сумматора 13 поступает число с выхода сдвигового регистра 15. Это число складывается с содержимым накопительного сумматора 13, а результат записывается. в сдвиговый регистр 15, пройдя через второй ключ 14. Число ячеек в сдвиговом регистре 15 равно и/и В процессе работы в сдвиговом регистре 15, который совместно с накопительным сумматором 13 выполняет функции рециркулятора, накапливается входной сигнал.В течениетактов после включения выполняются суммирование числа с выхода реверсивного счетчика 11 с выходным числом сдвигового регистра 15 и запись суммы в сдвиговый регистр 15. В (с+1)-ом такте, после завершения перечисленных операций, первый и второй ключи 12 и 14 устанавливаются в такое положение, при котором числа с выхода сдвигового регистра 15 поступают в накопительный сумматор 13 и на вход сдвигового регистра 15, и, эа время накопления отсчетов в реверсивном счетчике 11, осуществляется и/и, сдвигов содержимого сдвигового регистра 15 и и/и сложений в накопительном сумматоре 13. В результате на выходе накопи 5 10 5 20 25 ЗО 35 40 тельного сумматора 13 получается чис- . .по Л ( Ь), величина которого пропор циональна логарифму апостериорнай вероятности задержки принимаемых информационных сигналов. Это число 7 ф поступает одновременно в блок 16 сравнения и пороговый блок 17 и элемент 18 памяти. В блоке 16 сравнения число Л сравнивается с числом, хранящимся в элементе 18 памяти, а также сравнивается с порогом в пороговом блоке 17. Результаты сравнения с выходов блока 16 сравнения и,порогового блока 17 поступают в формирователь 19 управляющих сигналов, который обеспечивает запись числа Л (Г) в элемент 18 памяти, если 1 Я больше числа хранящегося в элементе 18 памяти, Каждый раз, когда осуществляется перезапись числа 3(.1, формирователь 19 управляющих сигналов устанавливает в исходное состояние блок 2 тактовой синхронизации, если Л ф превышает порог в пороговом блоке 17. Превышение порога означает, что на входе присутствует сигнал, причем максимальное значение 71 А соответствует правильной установке задержки опорных сигналов в блоке 2 тактовой синхронизации.Если в (Е+1)-ом такте числа УЯ превышают порог в пороговом блоке 17, то блок 2 тактовой синхронизации оказывается правильно сфазированным относительно входного сигнала, и процесс установления синхронизма заканчивается, Если же в (1+1)-ом такте не произошло ни одного превышения порога, что может быть в случае отсутствия полезного сигнала на входе когерентного приемника ЧМС, то процедура установления синхронизма повторяется. Формула изобретения Когерентный приемник частотноманипулированного сигнала, содержащий квадратурный преобразователь, первый и второй выходы которого соединены соответственно с первым и вторым входами блока перемножения и с первым и вторым входами первого блока квадратурной обработки сигнала, выход которого соединен с первым входом первого фильтра нижних частот, выход которого подключен к входу управляемого генератора, выход которого соединен с входом формирователя опорных1241517 Составитель В.ЧибисовРедактор Т.Парфенова Техред О,Гортвай Корректор Т, Колб Заказ 366/58 Тираж 624 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, 11(-35, Раушская наб., д., 4/5.Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4,сигналов первый и второй выходы которого соединены соответственно с первым и вторым входами блока тактовойсинхронизации, третий вход которогоподключен к первому входу квадратурного преобразователя, второй и третий входы которого подключены соответственно к третьему и четвертомувыходам формирователя опорных сигналов, при этом третий вход первогоблока квадратурной обработки сигналасоединен с первым выходом блока тактовой синхронизации, второй выходкоторого соединен с третьим входомблока перемножения, о т л и ч а -ю щ и й с я тем, что, с целью увеличения объема принимаемой информацииза счет уменьшения времени установления синхронизма, введены второй 2 Офильтр нижних частот, второй блокквадратурной обработки сигнала, реверсивный счетчик, два ключа, накопительный сумматор, блок дельта-модуляторов, сдвиговый регистр, пороговый блок, блок сравнения, блок памяти и формирователь управляющих сигналов, первый выход которого соединен с четвертым входом блока тактовойсинхронизации, третий выход которого ЗОподключен к первому входу формирователя,управляющих сигналов, второйвыход которого соединен с первым входом реверсивного счетчика, выход которого подключен к первому входу пер- З 5вого ключа, выход которого соединенс первым входом накопительного сумматора, выход которого соединен спервым входом блока памяти, с первым входом блока сравнения, с первым 40входом порогового блока и с первымвходом второго ключа, выход которого подключен к первому входу сдвиговогорегистра, выход которого соединен свторыми входами первого и второгоключей, третьи входы которых подключены соответственно к третьему и четвертому выходам формирователя управляющих сигналов, пятый выход которогосоединен с вторым входом блока памяти, .выход которого подключен к второму входу блока сравнения, выходыкоторого соединены с.вторым входомформирователя управляющих сигналов,третий вход которого подключен к выходу порогового блока, при этом первый и второй выходы блока дельта-модуляторов соединены соответственнос вторым и третьим входами квадратурного преобразователя, первый вход которого соединен с входом блока дельта-модуляторов, третий и четвертыйвыходы которого соединены соответственно с первым и вторым входами второго блока квадратурной обработкисигнала, выход которого соединен свторым входом реверсивного счетчикаи с входом второго фильтра нижнихчастот, выход которого, соединен свторым входом первого фильтра нижнихчастот, третий вход которого подключен к шестому выходу формирователя управляющих сигналов, седьмой выходкоторого соединен с вторым входомсдвигового регистра, первый и второйвыходы квадратурного преобразователясоединены соответственно с третьими четвертым входами второго блокаквадратурной обработки сигнала, авосьмой и девятый выходы формирователя управляющих сигналов подключенысоответственно к второму и третьемувходам накопительного сумматора.