Устройство для определения экстремумов

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 19) (11) 2 гналов. Цельбыстродейстнием новыхежду блокамистройства,чайных эле изобретени трических с - повышени ия - достигается вве ункциональных связей схемными элементами и А.С.Беленц(57) Изобртельной тевано в инфсистемах дл ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР(71) Всесоюзный научно-исследовательский экспериментально-конструкторский институт электробытовых машин и приборов(56) Авторское СССР Ф 1118926, кл. 1982.Авторское св С В 985749, кл. С 1ЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЭКСтение относится к измеринике. Может быть использормационно-измерительныхя анализа параметров слу(51) 4 С 01 К 19/04, 19/ а также схемного выполнения селектора на логических элементах (ЛЭ) и 8- 11 и триггере 13. Устройство содержит также аналого-цифровой преобразователь 1, элемент задержки 2, ЛЭ И 3, запоминающий регистр 4, арифметикологический блок 5, датчик 6 добавочного кода, блок сравнения 7, ЛЭ ИЛИ 12 и 15, регистр 14. Быстродействие данного устройства зависит только от . быстродействия аналого-цифрового пре образователя 1 и может быть повышено по сравнению с известными устройствами того же назначения. 1 э.п, ф-лы,1228Изобретение относится к измерительной технике и может быть использовано в информационно-измерительныхсистемах для анализа параметров случайных электрических сигналов. 5Цель изобретения - повьппение быстродействия устройства.На фиг. 1 представлена блок-схемапредлагаемого устройства; на фиг.2временные диаграммы его работы. 1 ОУстройство для определения экстремумов содержит аналого-цифровой преобразователь 1, элемент задержки 2,элемент И 3, запоминающий регистр 4,арифметико-логический блок 5, задатчик 6 добавочного кода, блок 7 срав-.нения, элементы И 8 - 1 1, элементИЛИ 12, триггер 13, регистр 14 экстремальных значений. Элементы И 8 -11 и триггер 13 образуют селектор. 20Первый вход арифметико-логическогоблока,5 подключен к выходу регист 1 ра 4 и информационному входу регистра 14, а второй вход - к информационному входу регистра 4 и информационному выходу аналого-цифрового преобразователя 1, вход которого являетсявходом устройства, а синхронизирующий выход, через элемент 2 задержки,подключен к первому входу элемен" 30та И 3, выход которого соединен с синхронизирующим входом регистра 4,а второй вход - с выходом блока 7сравнения, входы которого подключенысоответственно к первому выходу ариф- Зметико-логического блока 5 и задатчи ка 6 добавочного кода. Первые входыэлементов И 10 и 11 соединены с выходами элементов И 8 и 9, вторые входы -с выходом элемента 2 задержки, а вы- щходы - соответственно с входами установки и сброса триггера 11; прямойи инверсный выходы которого соединены соответственно с первыми входамиэлементов И 9 и 8, вторые входы кото-рых подключены к выходу блока 7 сравнения, а третьи входы - к вторым выходам арифметико-логического, блока 5.Синхрониэирующий .вход регистра 14подключен через элемент ИЛИ 12 к выхо дам элементов. И 10 .и 11 а управляющие входы - к выходам элементов И 8и 9 соответственно,026 зю гой вход которого соединен с входной шиной начальной установки.Устройство работает следующим об- ,разом,Сигнал начальной установки через элемент ИЛИ 15 устанавливает триггер 13 в состояние "0". Исследуемый сигнал П(С) поступает на вход аналого-цифрового преобразователя 1. Каждое новое кодированное значение И,м (1) входного сигнала устанавливается на информационном выходе преобразователя 1 в момент появления импульса "Конец измерения" (КИ) на его синхронизирующем выходе (фиг. 2 а). Этот импульс задерживается элементом 2 задержки и по спаду задержанного импульса через элемент И 3 производится за, пись настоящего кодированного значения И;(С) выходного сигнала в запоминающий регистр 4 (фиг. 2 д). Арифметико-логический блок 5 производит вычитание двух и-разрядных чисел, одно из которых И,(й) поступает с выхода запоминающего регистра 4, а второе И;, с информационного выхода преобразователя 1.При И;,сИинформационные вьиоды АВ и АтВ блока 5 переключают- - ся соответственно в состояние "1" и "0", При сигнале И;+,(е)И;(с) эти вьиоды меняют свое состояние на про- тивоположное, Блок 7 сравнения производит сравнение двух и-разрядньи чисел, одно из которых И;,(е)-И;(й) поступает с информационного выхода блока 5, а второе - постоянное (установочное) значение кода И - с выхода задатчика б. Установка значения добавочного цифрового кода ЬИ производится из условия ЬИ ЗЮ, (где ЬИп, - циФровой код помехи, присутствующей на выходе преобразователя 1). При условии 1 И;,(й)-И;(й)ЬИ, выход блока 7 сравнения устанавливаетсяв состояние "1". При анализе сигналов, поступающих с выходов блоков 5 и 7, а также триггера 13 на входыэлементов И 8 и 9 возможным следуюдие случаи:И;И) -И; (Н аИ при И;,( И;(е)И;И)-И;(Е) а И при И;(й)сИ; (е)И 1+,(й) -И; (й)Ы при И, (й) И,при И;(С)4 И;(й)Дополнительно устройство содержит 55 элемент ИПИ 15, причем вход сброса триггера 13 соединен с выходом элемента И 11 через элемент ИЛИ 15, дру" В первом случае на входы элементов И 8 и 9 с выхода блока 7 сравнения поступает "1", разрешающая ана1228026 4и 9, в результате чегоизменения состояния триггера 13 и перезаписи в регистре 14 не происходит.Таким образом, быстродействие устройства зависит только от быстродействия преобразователя 1. злиз информации с выходов арифметикологического блока 5 и состояния триггера 13. При этом, если триггер 13установлен в "О",. сигнал "1", с выхода АВ блока 5 не поступает напервый вход элемента И 11. Сигналыустановки "макс" и "мин" с выходовэлементов И 8 и 9 отсутствуют, в результате чего отсутствует записьв регистр 14 экстремальных значений, 101 1но 1 , присутствующая на втором входе элемента И 3, дает разрешениена прохождение задержанного импульсас выхода элемента 2 задержки на синхронизирующий вход запоминающего 15регистра 4, по спаду которого производится запись настоящего кодированного значения И;(й) в .запоминающийрегистр 4 (фиг. 2 д),Во втором случае с выхода АВ 20блока 5 на вход элемента И 8 поступает "1", триггер 13 установлен в "О","1" с выхода элемента И 8 поступаетна вход Ч,(макс) регистра 14 экстремальных значений и через элемент И 1 О 25разрешается прохождение импульсас выхода элемента 2 задержки на синхронизирующий вход регистра 14 экстремальных значений через элемент, ИЛИ 12, производя запись по его фрон, ту значения содержимого запоминающего регистра 4, являющегося экстремальным (фиг. 2 ), а также происходитизменение состояния триггера 13 напротивоположное. В запоминающий регистр 4 производится запись нового35настоящего кодированного значенияК;(й) аналогично первому случаю.При переходе от второго случаяк первому при установленном триггере 13 с выхода АВ блока 5 на входэлемента И 9 поступает "1". С выхода,элемента И 9 она поступает на входЧ 2(мин) регистра 14 экстремальныхзначений и разрешает прохождение син хроимпульса на синхронизирующий входрегистра 14 экстремальных значенийчерез элемент И 11 и элемент ИЛИ 12,производя запись значения содержимогозапоминающего регистра 4, являющегося экстремальным (фиг. 26) . Происходит изменение состояния триггера 13на противоположное. В запоминающийрегистр 4 производится запись новогокодированного значениявходного сигна ла. Втретьем случае на выходе блокасравнения 7 устанавливается "О", который блокирует работу элементов И 3,8 Формула изобретения 1. Устройство для определения экстремумов, содержащее элемент 1, элемент ИЛИ, регистр экстремальных значений и запоминающий регистр, селектор, задатчик добавочного кода, блок сравнения, арифметико-логический блок, элемент задержки и аналого-цифровой преобразователь, вход которого является входом устройства, информацион" ный выход подключен к информационному входу запоминающего регистра, а синхронизирующий выход через элемент задержки - к первому входу селектора и первому входу элемента И, выход которого соединен с синхронизирующим входом запоминающего регистра, выход которого подключен к первому входу арифметико-логического блока, первый выход которого соединен с первым входом блока сравнения, выход которого подключен к второму входу селектора, а выход элемента ИЛИ соединен с синхронизирующим входом регистра экстремальных значений, выход которого является выходом устройства, о т л и - ч а ю щ е е с я тем, что, с целью повышения быстродействия, второй вход арифметико-логического блока подключен к информационному выходу аналогоцифрового преобразователя, а второй выход - к третьему входу селектора, первый и второй выходы которого соединены с соответствующими входами элемента ИЛИ, а третий и четвертый выходы соответственно, с первым и вторым управляющими входами регистра экстремальных значений; информационный вход которого подключен к выходу запоминающего регистра, причем второй вход блока сравнения соединен с выходом задатчика добавочного кода, а выход: - с вторым входом элемента И.2. Устройство по п. 1, о т л и - ч а ю щ е е с я . тем, что селектор содержит четыре элемента И и триггер, причем выходы первого и второго элементов И подключены к соответствующим управляющим входам регистра экстремальных значений и соответственно - к первым входам третьего и228026 Составитель С.ЕабиковРедактор Л.ПчелинскаяТехред Г,Гербер Корректор И. Шароаи Заказ 2284(46 Тирап 728 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Рауйска наб., д. 4/5Производственно-полиграфическое предприятие, г,уагород, ул.Проектная, 4 5 1 четвертого элементов И, вторые входы которых соединены с выходом элемента задержки, а выходы - с входами элемента ИЛИ и входами установки и сброса триггера, прямой и инверсный выходы которого подключены к первым входам соответственно второгои первого элементов И, вторые входыкоторых соединены с выходом блокасравнения, а третьи входы - с вторы ми выходами арифметико-логическогоблока.