Устройство слежения за задержкой псевдослучайной последовательности

(19) (11) ЗОБРЕ ТЕЛЬСТВУ ВТОРСИО 8.8)етельство СССРЬ 7/00, 1973.ельство СССР7/00, 1983. те сил ного отклютеряется,дит в режимвведением АДЕРЖК НОСТИ электр ньщени м и по оя Щ СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬ(ТИЙ ПИСАНИЕ(54) УСТРОЙСТВО СЛЕЖЕНИЯ ЗАПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬ-триггеры 11, 12 и 14,13, задающий генератор 16, ычитания импульсов и счетмпульсов (СИ). Устройствоты в режиме поиска перехо- жим слежения. Если в резульной помехи или кратковременчения питания синхронизациято устройство вновь перехпоиска, Цель достигаетсинвертора 1, К 2, 3 и 19, триггера 14 и СИ 20. 2 ил.1 12Изобретение относится к электросвязи и может быть использовано для синхронизации систем передачи данных, использующих псевдослучайные последовательности.Целью изобретения является уменьшение времени вхождения в синхронизм и повышение надежности.На фиг. 1 представлена структурная электрическая схема устройства слежения за задержкой псевдослучайной последовательности на фиг. 2 - дискриминационная характеристика устройства слежения за задержкой псевдослучайной последовательности.Устройство слежения за задержкой псевдослучайной последовательности содержит инвертор 1, первый дополнительный коммутатор 2, третий дополнительный коммутатор 3, опорный генератор 4 псевдослучайной последова-. тельности, первый интегратор 5, второй интегратор 6, регистр 7 сдвига, первый компаратор 8, второй компара" тор 9, первый делитель 10 частоты, первый 3 -триггер 11, второй 2 -триггер 12, элемент И 13, дополнительный 3-триггер 14, коммутатор 15, задаю щий генератор 16, второй делитель 17 частоты, блок 18 вычитания импуль. сов второй дополнительный коммутатор 19, счетчик 20 импульсов.Устройство слежения за задержкой . псевдослучайной последовательности работает следующим образом.3Входной сигнал, содержащий псевдослучайную последовательность (Мпоследовательность), поступает(фигь 1) на вход инвертора 1 и навторые информационные входы первогои третьего дополнительных коммутаторов 2 и 3. На первые информационные входы последних поступает инверсия входного сигнала с выхода инвертора 1. На управляющий вход первогодополнительного коммутатора 2 с первого выхода псевдослучайной последовательности опорного генератора 4поступает опорная М-последовательность, а на управляющий вход третьего дополнительного коммутатора 3 совторого выхода псевдослучайной последовательности опбрного генератора 4 подается М-последовательность,сдвинутая относительно последовательности на первом выходе псевдослучайной последовательности на один такт.В зависимости от полярности сигнала25033 на управляющих входах первый и третий дополнительные коммутаторы 2 и 3подключают к своим выходам прямой или инверсный входной сигнал. Первый и второй интеграторы 5 и 6 накапливают сигнал с выхода первого и третьеинтеграторов 5 и 6 сигнала с выходарегистра 7,1 О В момент, предшествующий обнулению первого и второго интеграторов 5 и 6 по сигналу с выхода первого делителя 10 состояние выхода первого и второго компараторов 8 и 9 записывается соответственно в первый и второй 3"триггеры 11 и 12. Наличие "1" на 15 выходе первого З -триггера 11 (второго Р -триггера 12) означает, чтонакопленный в,первом интеграторе 5(втором интеграторе 6) сигнал превысил порог, заданный первым компаратором 8 (вторым компаратором 9). Вслучае, когда первый и второй 2-триггеры 11 и 12 находятся в нулевомсостоянии, на выходе элемента И 13формируется "0" и этот сигнал с выхода элемента И 13 по сигналу с выхода регистра 7 записывается в дополнительный 3 -триггер 14, а нулевойпотенциал с его выхода, поступив науправляющий вход коммутатора 15,обеспечивает подключение выхода задающего генератора 16 к входу .второго делителя 17. Второй делитель 17с коэффициентом деления не ниже 2формирует на выходе тактовые импульсы (ТИ) длительностью, равной периоду импульсной последовательности,поступающей на его вход, и периодом,меньшим, чем период ТИ входной М-последовательности. Сформированные таким образом ТИ поступают на второйвход блока 18 вычитания импульсов,который в момент присутствия сигналас выхода регистра 7 на управляющемвходе не пропускает на выход ни одинимпульс ТИ. Модифицированные такимобразом ТИ и ТИ с выхода второго делителя 17 поступают соответственнона второй и первый информационныйвходы второго дополнительного коммутатора 19, на управляющий вход которого поступает сигнал с выхода второго 3 -триггера 12, Если это потен"циал "0" (нет синхронизации), тона тактовый вход опорного генерато 20 25 30 35 40 45 50 55 го дополнительных коммутаторов 2 и 3. Накопление заканчивается с приходом, на обкуляющий вход первого и второго3 1225ра 4 поступают модифицированные ТГ,что заставляет опорные М-последовательности сдвигаться относительновходной М-последовательности на одинтакт после каждого периода накопления. Опорный генератор 4 формируетна выходе синхросигнала синхроимпуль.сы (СИ) длительностью, равной периоду ТИ, и периодом, равным периодуМ-последовательности. Импульсная 16последовательность СИ поступает напервый делитель 10, который и определяет период накопления ьн Тсн Кф- период СИ, 15- коэффициентделения пер;вого делителя 10,В простейпем случае К = 1,и накопление в первом и втором интеграторах 5 и 6 происходит один период 2 ОМ-последовательности. Импульсы с выхода первого делителя 10 длительностью СИ поступают на информационныйвход регистра 7, на вход управлениясдвигом которого поступают ТИ, а на 25выходе регистра 7 формируются импуль.сы, с длительностью СИ, но сдвинутыена такт относительно импульсов, поступающих на вход регистра 7.Если в конце .накопления срабатывает второй компаратор 9 и второйП-триггер 12 переходит в единичноесостояние, это означает, что устройство слежения за задержкой псевдослучайной последовательности эасинх 35ронизировалось по задержкеа на выходе второго 0 -триггера 12 формируется сигнал "Признак захвата". В случае, когда второй Р -триггер 12 перешел в единичное состояние, сигнал сего выхода переключает второй дополнительный коммутатор 19, и на входопорного генератора 4 начинают поступать ТИ без модификации. Таким образом, опорный генератор 4 продолжа 45ет работать синхронно с входной последовательностью, а устройство слежения за задержкой псевдослучайнойпоследовательности переходит в режимслежения. Входу в синхронизм соответствует точка А на дискриминационноихарактеристике 1(".1 (фиг, 2). где ТсиК Анализ функционирования предложенного устройста слежения за задержкой псевдослучайной последовательности показал, что оно обеспечивает уменьшение (до 10 раз) времени вхождения в синхронизм и более высокую надежность работы по сравнению с известным. Устройство слежения за задержкойпсевдослучайной последовательности,В режиме слежения из-за вышеописанной разницы в тактовых частотах опорная М-последовательность .продол жает медленно сдвигаться по фазе относительно входной М-последовательности: перемещение на дискриминацион 033 4ной характеристике ЙЫ) (фиг. 2) по прямой от точки А к точке С, В результате .этого сдвига в момент, когда разность фаз достигает значения, соответствующего точке С, срабатывает второй компаратор 8в результате чего 2 -триггер 12 перебрасывается в единичное состояние, сигнал "1" с его выхода поступает на первый вход элемента И 13, на втором входе которого присутствует сигнал "1" с выхода второго Р -триггера 12, что вызывает формирование на выходе элемента И 13 единичного потенциала, который и записывается в дополнительный Р -триггер 14. Единичный потенциал с выхода дополнительного Р"триггера 14 переключает коммутатор 15 так, что импульсы с задающего генератора 16 поступают на счетчик 20 до тех пор, пока на Его выходе не появится сигнал, который возвращает в нулевое состояние дополнительный Ц-триггер 14, что в свою очередь вызывает переключение коммутатора 15 в первоначальное состояние, когда импульсы от генератора 16 поступают на вход второго делителя 17. На дискриминационной характеристике 11(О (фиг. 2) происходит возврат фазы иэ точки С в. точку В, когда появляется сигнал на выходе счетчика 20. В установившемся резиме устройство слежения эа задержкой псевдослучайной последовательности работает на участке ВС дискриминационной характеристики Ц)(фиг. 2), величина которого задается коэффициентом пересчета счетчика 20. Если в результате сильной помехи или кратковреченного отключения питания синхронизация будет у;еряна, то устройство слежения эа задержкой псевдослучайной последовательности вновь переходит в режим поиска. Формула изобретения3 12 содержащее последовательно соединенные первый интегратор, первый компаратор и первый 3 -триггер, последовательно соединенные второй интегратор, второй компаратор и второйП - триггер, а также опорный генератор псевдослучайной последовательности, блок вычитания импульсов, первый и второй делители частоты, элемент И, коммутатор и задающий генератор, о т л и ч а ю щ е е с я тем, что, с целью уменьшения времени вхождения в синхронизм и повышения надежности, в него введены последовательно соединенные инвертор и первый дополнительный коммутатор, последовательно соединенные. второй дополнительный коммутатор и регистр сдвига, последовательно соединенные счетчик импульсов и дополнительный П -триггер, а также третий дополнительный коммутатор, при этом выход инвертора под-соединен к первому информационному входу третьего дополнительного коммутатора, выходы первого и третьего дополнительных коммутаторов подсоединены соответственно к информационным входам первого и второго интеграторов, первый и второй выходы псевдослучайной последовательности опорного генератора псевдослучайной последовательности подсоединены соответ- . ственно к управляющим входам первого и третьего дополнительных коммутаторов, выход синхросигнала опорного генератора псевдослучайной последовательности подсоеДинен через перный 25033 Ьделитель частоты к информационному входу регистра сдвига, выход которогс подключен к обнуляющим входам первого и второго интеграторов, управляющему входу блока вычитания импульсов и счетному входу дополнительного 3 - триггера, выход первого делителя частоты подсоединен к счетным входам пер вого и второго 2 -триггеров, выходы 10 которых подсоединены через элемент Ик Р -входу дополнительного Э -триггера, выход задающего генератора через коммутатор сигналов и второй делитель частоты подсоединен к такто вому входу блока вычитания импульсови первому информационному входу второго дополнительного коммутатора,свторой информационный вход которого подключен к выходу блока вычитания 20 импульсов, управляющие входы коммутатора н второго дополнительного ком мутатора подключены соответственно к выходу дополнительного и второго П-триггеров, выход второго дополнительного коммутатора подсоединен к тактовому входу опорного генератора псевдослучайной последовательности, а вход инвертора объединен со вторыми информационными входами первого 30 и третьего дополнительных коммутаторов, а второй выход коммутатора подключен к входу счетчика импульсов, причем вход инвертора и выход второго П -триггера являются соответственно входом и выходом устройства слежения за задержкой псевдослучайности. 1 Х4 Ью. 8.Составитель В.ОрловТехред Я.Гайдош Редактор Л,Повха орректор Л.Пилипенко Заказ 1965/60 Тираж 624 ПоВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. исно Производственно-поли еское предприятие, г.ужгород, ул.Проектная, 4