Управляемый генератор частоты

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 16823 9) ЯО( 03 К 3 7 К ЪфФ АНИЕ ИЗОБРЕТЕНИЯ ЛЬСТВУ У СВИД ВТО ический вчарен ство СССР2, 1978,во СССР2, 1978.ОР ЧАСТОТЫ к импульс- спользоваских систеия, Цель СУДАРСТВЕННЫЙ КОМИТЕТ СССРС ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение относитной технике и может бытьно в циФровых автоматичемах измерения и управлен изобретения - повышение точности путем улучшения равномерности выходного частотно-импульсного сигнала. Устройство содержит генераторопорной частоты, делитель 2 частоты, элемент 3 задержки, управляемые делители 4 и 8 частоты, логические элементы И 5 и 6, реверсивный счетчик 7, компаратор 9, фильтр 10 низ- ких частот, формирователь 1 корот; ких импульсов, программное,запоминающее устройство 12, счетчик 13 импульсов, шины - выходную 14, сброса 15, Функциональная схема программного запоминающего устройства приво- й дится в описании изобретения. 1 з.п.е ф - лы. 2 ил.С:1 12Изобретение относится к импульсной технике и может быть использовано в цифровых автоматических системах измерения и управления,Цель изобретения - повышение точности путем улучшения равномерностивыходного частотно-импульсного сигнала.На фиг. 1 представлена структурная схема управляемого генераторачастоты; на Фиг. 2 - структурнаясхема программного запоминающегоустройства.Управляемый генератор частотысодержит последовательно соединенные генератор 1 опорной частоты, делитель 2 частоты, элемент 3 задержки, первый управляемый делитель 4частоты и . элемент И 5, последовательно соединеннйе элемент И 6, реверсивный счетчик 7, второй управляемый делитель 8 частоты, а такжепоследовательно соединенные компаратор 9, фильтр 10 низких частот иФормирователь 11 коротких импульсов,программное запоминающее устройство12, соединенное с выходами счетчика13 импульсов, выходную шину 14 устройства, шину 15 сброса, подключенную к установочным входам счетчика13, делителя 2 частоты и реверсивного счетчика 7,Программное запоминающее устройство 12 (фиг.2) состоит из регистра16 промежуточной памяти, информационные входы 17 которого связаны синформационными выходами счетчика13 импульсов, блоки 18-20 памяти садресными группами входов и информационных выходов, каждый, причем адресные входы всех элементов памятиприсоединены к выходам регистра 16,генератора 21 опорной частоты, счетчика 22 импульсов с тактирующими иустановочными входами и информационными выходами, компаратора 23 с первой и второй группами входов, выходкоторого связан с тактирующим входомрегистра 16 и с входом установки нуля счетчика 22, причем первая группавходов компаратора 23 подключена кгруппе информационных выходов блока20, вторая группа входов - к выходамсчетчика 22, информационные выходыблока 18 образуют группу выходовустройства 12, задающих код ускорения Июкор и его знак, информационные выходы блока 19 образуют группувыходов устройства 2, задающих код168232 10 20 25 ЗО 35 4 О 5 О 55 скорости У:,. а информационныевходы 17 регистра 16 образуют группувходов, на которую поступает кодучастка программы 1 ч ,Управляемый генератор частоты работает следующим образом.Генератор 1 вырабатывает импульсную последовательность с частотой.Импульсная последовательность с тактовой частотой ,к где К - коэффициент деления делителя 2 частоты, поступает на частотный вход первогоуправляемого делителя 4 частоты свременной задержкой относительно импульсов частотыопределяемойэлементом 3 задержки. Управляющиевходы управляемого делителя 4 частоты соединены с выходами программногозапоминающего устройства 12. На выхо-де управляемого делителя 4 частотыформируется импульсная последовательность с программно изменяющейся частотой следования импульсов в функцииуправляющего кода, задаваемого программным запоминающим устройством 12,Таким образом, первый управляемыйделитель 4 частоты задает темп вводауставки (частоты следования импульсов). Программное запоминающее устройство 12 управляет работой элемента И 5 (канал сложения) и элементаИ 6 (канал вычитания) в зависимостиот характера очередного участка программы (нарастание, стабилизацияили уменьшение частоты следованияимпульсов выходной импульсной последовательности).Реверсивный счетчик 7 заполняется импульсами частоты с выхода первого управляемого делителя 4 частоты до тех пор, пока код реверсивного счетчика 7 не сравнится со значением кода в программном запоминающем устройстве 12; Равенство кодовФиксируется компаратором 9, выходнойсигнал которого, проходя через фильтр1 Ои Формирователь 11, изменяет состояние счетчика 13. При этом в программном запоминающем устройстве 12устанавливается следующее значениекода, соответствующее очередномуучастку программы, что приводит кпрограммному изменению темпа вводаимпульсной последовательности с выхода управляемого делителя 4 частоты в реверсивный счетчик 7. Необходимый уровень частоты выходной импульсной последовательности вырабатывается на выходе второго улравля емого делителя частоты 8, на частотный вход которого поступают импульсы опорной частоты г. непосредственно с вьхода генератора . Частота выходной последовательности пропорциональна коду числа, записанного в счетчик 7. Непосредственная связь частотного входа управляемого делителя 8 частоты с генератором 1 позволяет произвести прямое преобразование опорной частоты по алгорит- Рму циклически работающего преобразователя так, что количество импульсов опорной частоты, поступаюпее на шину 14, в каждом цикле равно значению кода, поступающего на управляющие входы управляемого делителя 8 частоты с выходов реверсивного счетчика 7.Для устранения возможных сбоев в работе устройства, которые могут возникать за счет того, что компаратор 9 и управляемый делитель 8 частоты могут ошибочно регулировать на промежуточное значение кодовых комбинаций на выходах реверсивного счетчика 7 в моменты переходных процессов в последнем при поступлении счетных импульсов на его входы, в устройстве использован элемент 3 задержки импульсов опорной частоты в канале записи числа в счетчиках 7 и на частотном входе делителя 8 и фильтр 10 низких частот, запрещающий прохождение на вход счетчика 13 коротких импульсов помех, которые могут иметь место на выходе компара. тора 9 в момент переходного процесса в счетчике 7.Программное задающее устройство 12 содержит три массива перепрограммируемой памяти - блоки 18-20, в которых записаны код ускорения (11 чскор. с учетом знака), код скорости (11Р) и код длительности участка программы 01). Переход к считыванию М ц. и И, очередного участка программы происходит после того, как на выходе компаратора 23, сравнивающего коды заданной и текущей длительности участка программы, появляется сигнал равенства кодов, который обнуляет счетчик 22 и дает команду переноса кода участка программы (И цч рр ) в регистр 1 6 памяти с выходов счетчика 13. Счетчик 22 заполняется импульсами тактовой частоты генератора 21, В частном случае в 1216823ка .естве задающего устройства 12чможет быть исполу зсвана ЭВМ. Б начале каждого цикла работы предлагаемого устройства подается на шине 15 и.1 пульс сброса, сбнуляющий счетчики 2, 7, 13 и регистр 16,Ф с р и у л а изобретения10 1. Управляемый генератор частоты,содержащий генератор опорной частоты, первый и второй управляемые делители частоты, реверсивный счетчик, шину импугьса сброса, первая группа инфор.мационных выходов программного запоминающего устройства подключена к информационным входам первого управляемого делителя частоты, выходы реверсивного счетчика подключены к ин 20 формационным входам второго управляе.мого делителя частоты, счетчик импульсов, первый элемент И, о т л ич а ю щ и й с я тем, что, с целью повышения точности, в него введены25 делитель частоты, элемент задержки,второй элемент И и последовательно соединенные ксмпаратор, фильтр низких частот и формирователь коротких импульсов, выход которого подключен к счетному входу счетчика импульсов, установочный вход которого подключен к шине импульса сброса и к установочному входу программного запоминающего устройства, выходы счетчика импульсов подключены к входам програм 35много запоминающего устройства, вторая группа информационных выходов кстсрого подключена к первой группевходов компаратора, вторая группавходов которого соединена с выхспдми реверсивного счетчика, причем выход генератора спорной частоты соединен сс счетным входом второго управляемого делителя частоты и через последовательно соединенные делитель частоты и элемент задержки со счетным входом первого управляемого делителя частоты, выход которого соединен с первыми входами первого и второго элементов И, вторые входы которых подключены к первому и второму выходам программного запоминающего устройства, выходы первого и второго элементов И соединены с суммирующим и вычитающим входами реверсивного счетчика соответственно, установочный вход которого подключен к шине импульса сброса и к установочному входу делителя частоты.1216823 Составитель В. ЧижовТехред Т.Дубинчак Корректор.М, По едактор Е, П Тираж 818 НИИПИ Государствен по делам изобрет 035, Москва, Ж, Подписноего комитета СССРий и открытийаушская наб д. 4/ Заказ 1004/6 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 2, Генератор по п, 1, о т л ич а ю щ и й с я тем, что программное запоминающее устройство содержит последовательно соединенные ре, гистр памяти, первый блок памяти, второй блок памяти, третий блок памяти и компаратор, вторые входы которого соединены через счетчик импульсов с выходом генератора опорнойчастоты, выход компаратора соединенсо счетным входом регистра памяти,входы регистра памяти являются входами программного запоминающего устройства, выходы блоков памяти являются выходами программного запоминающего устройства.