Устройство фазовой автоподстройки

(51)4 Ц 03 1. 7/О Е ИЗОБРЕТЕ ОПИС СВ ИДЕТ ВУ ВТОРСК(56) АвторскоМф 855931, кл.Авторское32762 кл. 8Чулков Бюл. В ин и К.А 666(088. е свидет Н 03 1. свидетел ИОЗЕФ, 8)ельство СССР 7/00, 1975. ьство СССР 7/00, 1970. ОСУДАРСТВЕННЫЙ НОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЪП(54)(57) УСТРОЙСТВО ФАЗОВОЙ АВТОПОДСТРОЙКИ, содержащее блок фазирования и выходной триггер, о т л и -ч а ю щ е е с я тем, что, с цельюполучения выходного сигнала, сред-него по фазе между двумя опорнымисигналами, в него введены блок приоритета, первый и второй инверторы,входы которых подключены к первому и второму выходам блока приори. тета соответственно, и дополнительный блок фазирования, каждый блок фазирования выполнен в виде последовательно соединенных первого ивторого элементов задержки, фазового детектора и интегратора, выходкоторого подключен к управляющимвходам первого и второго элементовзадержки, при этом выход первого элемента задержки каждого блока фазирования подключен к соответствующему входу выходного триггера, первыйи второй выходы блока приоритетаподключены к первому элементу задержки и другому входу фазовогодетектора блока фаэирования соответственно, а выходы первого и второго инверторов подключены к входупервого элемента задержки и другомувходу фазового детектора дополнительного блока фаэирования соответственно, при этом входы блока приоритета являются входами первого ивторого опорных сигналов.Изобретение относится к радиоФтехнике и может быть использованодля получения синхросигнала по двумопорным сигналам.Цель изобретения - получение выходного сигнала, среднего по фаземежду двумя опорными сигналами,На Фиг,изображена структурная электрическая схема устройствафазовой автоподстройки; на фиг. 2 - 1 Овременные диаграммы работы устройства фазовой автоподстройки; нафиг. 3 - структурная электрическаясхема блокаприоритета устройствафазовой автоподстройки. 15Устройство фазовой автоподстройки содержит блок 1 приоритета, первый и второй инверторы 2 и 3, выходной триггер 4, блок 5 фазирования,дополнительный блок 6 фазирования. 2 ОКаждый блок фазирования содержит первый и второй элементы 7 и 8 задержки, фазовый детектор 9 и интегратор 10. Блок 1 приоритета содержит0-триггер 11, первый и второй мульти плексоры 12 и 13,Рассмотрим работу устройства Фазовой автоподстройки с помощью временных диаграмм (на Фиг. 2 буквамиА, Б.К отмечены эпюры сигналов ЗОв одноименных точках А, Б .,К устройства фазовой автоподстройки частоты).Пусть форма опорных сигналов А иБ - меандр, при этом возможны трислучая: опорные сигналы синфазны(фиг. 2-1), первый опорный сигнал Аопережает второй (фиг. 2-11), второй опорный сигнал Б опережает первый (фиг. 2-111),4 ОКогда опорные сигналы синфазны, то выходные сигналы блока 1 приоритета также синфазны (фиг. 2-1 В и Г), Установившийся режим в обоих блоках 5 и 6 фазирования возможен только при синфазности сравниваемых фазовыми детекторами 9 сигналов, поэтому импульс на втором элементе 8 задержки (фиг. 2-1 Е) в блоке 5 Фазирования совпадает во времени с фронтом сигнала на первом выходе блока 1 приоритета (Фиг. 2-1 В), а импульс на выходе второго элемента 8 задержки дополнительного блока 6 Фазирования (фиг. 2-1 И) совпадает во времени Ы со спадом сигнала на первом выходе блока 1 приоритета (Фиг. 2-1 В). Очевидно, что такое положение возможно лишь при нулевом времени задержки элементов 7 и 8 задержки в блоках фазирования. Таким образом, выходные импудьсы блоков 5 и 6 фазирования (фиг. 2-1 Д и Ж), образующиеся на выходах первых элементов 7 задержки, также совпадают соответственно с фрон том и спадом сигнала на первом выходе блока 1 приоритета. Поскольку указанные импульсы управляют установкой и сбросом выходного триггера 4, то на его выходе формируется сигнал, совпадающий пофазе сопорным сигналом,Когда первый опорный сигнал приходит раньше второго (фиг. 2-11 А и Б),то он появляется на первом выходе, блока 1 приоритета, в то время как второй опорный сигнал появляется навтором выходе блока 1 приоритета(фиг. 2-11 В и Г). В блоке 5 фазирования как и в прежнем случае поддерживается синфазное состояние, т.е.импульс на выходе второго элемента8 задержки (фиг. 2-11 Е)совпадаетво времени с фронтом сигнала навтором выходе блока 1 приоритета(Фиг. 2-11 Г). При этом на выходе фазового детектора 9 блока 5 фазирования Фазовой ошибки нет и, следовательно, напряжение на его интеграторе 10 остается постоянным. Приизменении времени задержки 1 э междуопорными сигналами фазовый детектор9 блока 5 фазирования фиксирует рассогласование, что приводит к соответствующему приращению напряжения наинтеграторе 10 и согласованному избменению времени задержки с элементов 7 и 8 задержки в направлении компенсации выявленного фазового рассогласования. В результате всегдавыполняется соотношение , =2 , и импульс первого элемента 7 задержкиблока 5 фазирования (фиг. 2-11 Ф) располагается точно между фронтами опорных сигналов. Так как этот импульсвзводит выходной триггер 4, то Фронтвыходного сигнала (фиг. 2-11. К) всегда располагается в центре между фронтами опорных сигналов, Точно такжес помощью дополнительного блока 6 фазирования в центре между спадамиопорных сигналов обеспечивается сбросвыходного триггера 4 (Фиг. 2-11 Ж),т.е. формируется спад выходного сигнала (фиг. 2-11 К),Работа устройства Фазовой автоподстройки в случае, когпа первыйз 11 опорный сигнал отстает от второго (фиг. 2-111 Л и Б), отличается от работы устройства в предыдущем случае липь тем, что первый сигнал проходит на второй выход блока 1 приоритета (фиг. 2-111 Г), а второй опорный сигнал - на первый выход блока 1 приоритета (фиг. 2-111 В).Ф Блок приоритета работает следующим образом. Если первый опорный сигнал опережает второй по фазе на угол от 0Одо 180 , то фронт второго сигнала совпадает с верхним "единичным" уров 85602 4нем первого сигнала, и на выходе0-триггера 11 будет верхний "единичный" уровень. При этом через первыймультиплексор 12 проходит первыйопорный сигнал, а через второй мультиплексор 13 - второй опорный сигнал.В противоположном случае, когда первый опорный сигнал отстает по фазе наугол от О до 180, первый опорныйсигнал проходит на второй выход блока 1 приоритета,Таким образом, в устройстве фаэовой автоподстройки обеспечиваетсяполучение выходного сигнала, среднего по фазе мекду двумя опорнымисигналами.1 185602 Составитель С. Даниэлян1(опча Техред А,Бабинед рректор С. Юекм Редак каз филиал ППП "Патент", г. Ужгород, ул, Проектная, 4 37/58 Тираж 871ВНИИПИ Государственного копо делам изобретений и о 113035, Москва, Ж, Раушск Подписноеитета СССРкрытийя наб д. 4/5