Устройство переменного приоритета

)4 С 06 ИСАНИЕ ИЗОБРЕТЕН ЬСТВУ аз аз и ляется иггера -го разряд ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВ(71) Особое конструкторско-технологи"ческое бюро гибридных интегральныхсхем с опытным производством(56) Авторское свидетельство СССРВ 547567, кл. С 06 Р 9/46, 1976.Авторское свидетельство СССРВ 1016785, кл. С 06 Р 9/46, 1982.(54)(57) 1. УСТРОЙСТВО ПЕРЕМЕННОГОПРИОРИТЕТА, содержащее регистр запросов, сдвиговый регистр, дешифратор, шифратор и элемент ИЛИ-НЕ, причем группа информационных входов регистра запросов является группой запросных входов устройства, группаинформационных входов дешифратора является группой входов адреса начального приоритета устройства, группавыходов шифратора является группойвыходов действующего приоритета устройства, группа выходов дешифраторасоединена с группой информационныхвходов сдвигового регистра, входышифратора и элемента ИПИ-НЕ подсоединены к соответствующим выходам идентификации адреса действующего приори"тета устройства, о т л и ч а ю щ е -е с я тем, что, с целью повышениябыстродействия, в него введен промежуточный регистр, причем выходы сдвгового регистра являются выходамиидентификации адреса действующегоприоритета устройства, разрешающиевходы Сдвигового регистра подключенык соответствующим выходам промежуточного регистра, выход последнего разряда и выход переноса сдвигового регистра подключены соответственно кпервому и второму дополнительным информационным входам первого разрядагруппы информационных входов сдвигового регистра, синхровход и вход установки нуля которого подключен соответственно к синхровходу и входу установки нуля промежуточного регистраи являются соответственно тактовым входом и входом установки нуля устройства, выходы регистра запросов подключены к соответствующим информационным входам промежуточного регистра, выход элемента ИЛИ-НЕ подключен к разрешающему входу дешифратора и является выходом идентификации адреса устройства.2, Устройство по п.1, о т л ив ч а ю щ е е с я тем, что каждый 1-й разряд сдвигового регистра (1=1,Фи, где п - число запросов) содержит триггер, элемент ИЛИ, элемент НЕ и два элемента И, причем первый вход элемента ИЛИ является информационным входом соответствующего разряда группы информационных входов регистра, выход элемента ИЛИ подсоединен к первому входу первого элемента И, второй вход которого является р решающим входом соответствующего р ряда регистра, выход первого элемента И соединен с 0- входом триггера и через элемент НЕ - с первым входом второго элемента И, второй вход и выход которого в 1-м разряде соединены соответственно с выходом элемента ИЛИ разряда и с первым входом элемента ИЛИ (1+1)-го разряда, второй вход которого соединен с выходом1171793 ходом 1-го разряда регистра, выходвторого элемента И в-го разряда является выходом переноса регистра, второй и третий входы элемента ИЛИпервого разряда регистра являютсяпервым и вторым дополнительными инИзобретение относится к вычислительной технике и может быть применено в устройствах прерывания программ, в устройствах распределенияинформации, 5Целью изобретения является повышение быстродействия.На Фиг, 1 представлена Функциональная схема устройства переменногоприоритета; на фиг, 2 - схема сдвигового регистра.Устройство содержит дешифратор 1,регистр 2 запросов, промежуточныйрегистр 3, сдвиговой регистр 4,элемент ИЛИ-НЕ 5, шифратор 6, Сдвиговой регистр содержит триггеры 7,элементы ИЛИ 8, элементы И 9 и 10,элементы ИЛИ 11. Кроме того, устройство содержит входы 12 установкиадреса начального приоритета, груп рпу запросных входов 13, выход 14идентификации адреса самого устройства, группу выходов 15 адреса действующего приоритета, группу выходов16 идентификации адреса действующего приоритета, тактовый вход 17 ивход 18 установки нуля, Сдвиговыйрегистр позволяет производить непосредственную перезапись единицы с информационного входа или выхода в первый, следующий за ним разряд, записьв который разрешена.Устройство работает следующим образом.Сигналы запросов на обслуживаниепоступают на входы 13 устройства исогласно их приоритетам фиксируютсяв соответствующих разрядах регистра 2 запросов, поступая при этом наинформационные входы промежуточногорегистра 3. Если запрос на выходе регистра 4 отсутствует, то на выходе 14устройства появляется идентификаторадреса самого устройства приоритета,формационными входами первого разряда регистра, синхровходы и входы установки нуля триггеров всех разрядовсоединены соответственно с синхровходом и входом установки нуля регистра. по входам 12 устройства на дешифратор 1 приходит код начального приоритета, с выхода дешифратора 1 сигнал,соответствующий данному приоритету,поступает на соответствующий информационный вход регистра 4, Одновременно на тактовый вход 17 устройствапоступает низким уровнем сигнал (переходом с высокого уровня) и информация с входом регистра 3 переписывает"ся на его выходы. Если запросов нет,т.е, на выходах регистра 3 нет ниодного сигнала, соответствующего ожиданию каким-либо внешним устройствомпрерывания, то на всех разрешающихвходах регистра 4 (на вторых входахвсех элементов И 9 регистра 4) отсутствует разрешение на запись в разряд, т.е. на Э-входах триггеров инФормации нет и, когда по входу 17устройства придет передним Фронтомтактовый импульс, записи в регистр 4не происходит, идентификатор адресаустройства приоритета на выходе 14устройства остается и цикл записиадреса начального приоритета повторяется до тех пор, пока не придет хотьодин запрос. Если запрос есть, то наодном из разрешающих входов триггера4 появляется сигнал разрешения записи в соответствующий разряд регистра 4. Если сигнал, соответствующийкоду начального приоритета, проходитна информационный вход того разрядарегистра 4, где есть разрешение зазапись в разряд от регистра 3, то через элементы ИЛИ 8 и И 9 он проходитна 0-вход соответствуюп(его триггера 7. Одновременно через элементНЕ 11 запирается элемент И 10, запирая при этом через. элементы ИЛИ 8 иИ 10 следующих разрядов их (разрядов)элементы И 9 и запрещая этим самым запись в остальные разряды регистра.з 1171Если разрешение на запись в разряд, которому соответствует код начального приоритета, отсутствует (на выходе элемента И 9 - "0"), то через элементы ИЛИ 8 и И 10 поступает запрос на запись в следующий разряд, Если и там разрешение на запись на входе элемента И 9 отсутствует, то запрос на запись поступает в следующий разряд до тех пор, пока не будет 1 О запроса на запись в разряд на входе элемента ИЛИ 8 с элемента И 10 предыдущего разряда и разрешения на запись на входе элемента И 9 текущего разряда. При этом (аналогично 15 первому случаю) через элементы НЕ 11 и И 10 запрещается запись в остальные разряды регистра 4. По приходу на вход 17 устройства (синхровход регистра 4) передним Фронтом такто- щ вого импульса происходит перезапись информации с входов триггеров 7 ре 793 4гистра 4 на выходы, на одном из которых, соответствующем разряду, на 0-входе триггера которого установлена единица, появляется сигнал, идентифицирующий адрес действующего приоритета, который поступает на выходы 16 устройства, входы элемента ИЛИ-НЕ 5, снимая идентификатор самого устройства с выхода 14 устройства и сигнал, соответствующий коду начального приоритета, с выхода дешифратора 1. На выходах 15 шифратора 6 появляется код адреса действующего приоритета,Перезапись идентификатора адреса действующего приоритета в другой разряд регистра 4 происходит аналогично его первоначальной записи с той лишь разницей, что первая единица на вход элемента ИЛИ 8 приходит не с дешифратора 1, а с выходатриггера 7 предыдущего разряда.1171793 арена кто Заказ 4864/4 Втная Составитель Г. Пратилло ТехредЛ,Мартяшов Тираж 710Государственного комитета СС лам изобретений и открытий осква, Ж, Раушская наб.,ал ППП "Патент", г. ужгород, ул рректор В, Бутяг