Преобразователь кода

,13аи ВМВВЭ 1 элемента И вых рого соединен с вь вый вход триггера обнуления второго вход - с управляющ ва, отлич.аю что, с целью повыш ной надежности пре него введены анали равляемый делитель ционный вход котор ной тактовых импул вход - с выходом а 1 уп ормас ши- вляющи а о частоты, ш го соединен ьсов, а упра нализатора к динены с вых ов, дами входы которого с азрядов второго счетчика, выход упавляемого делителя частоты соединевторым входом элемента И. ы ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) 1. Авторское свидетельство ССВ 630627, кл. С 06 Г 5/02, 1977.2. Авторское свидетельство СССР9 922723, кл. С Об Р 5/02, 1980.3. Сухомлинов ИИ. и др, Преобрзователи кодов чисел. Киев, "Техника", 1965, с. 68, рис. 14.(54) (57) ПРЕОБРАЗОВАТЕЛЬ КОДА, со жащий первый и второй счетчики, в которых объединены и подключены к первый вход кото- ходом триггера, пер соединен с выходом счетчика, а второй ей шиной устройстщ и й с я тем, ения сэункциональобразователя, в.Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных ма-.шинах и дискретных системах управле.ния при преобразовании чисел из двоич но-десятичной системы в двоичную.Известен преобразователь кода, содержащий анализатор двоичного кода,первый вход которого является управляющим входом устройства, вторая Огруппа входов соединена с информационными выходами первого счетчика ипервой информационной группой входовсхемы сравнения, а выход - с первымвходом первого элемента И, выход которого соединен со счетным входом вто.рого счетчика, а второй вход - сосчетным входом первого счетчйка и выходом второго элемента И, первый входкоторого является входом устройства, 20а второй вход второго элемента Исоединен с выходом триггера, первыйвход которого является установочнымвходом устройства, а второй вход соединен с выходом схемы сравнения, вто рая информационная группа входовкоторой является информационной группой входов устройства Г 1Недостатком данного устройстваявляется невысокое быстродействие )Онз-за наличия времени запаздыванияв цени, блокирующей прохождение счетных импульсов на входы счетчиков,вследствие чего возникает ограниче"ние па максимальное значение частотыпреобразования,Известен также преобразователь кода, содержащий элемент И, первый вход которого является тактовым входом преобразователя, второй вход40 соединен с выходом трггггера, а выход элемента И - с входом сдвигового регистра, выходы которого соединены с первылг входами группы элементов И, вторые входы которых соединены с вы ходами входного регистра, вход сброса которого соединен с входом сброса преобразователя и входом сброса сумматора, входом начальной установки сдвпгающего регистра и нулевым 50 входом триггера, единичный вход которого являетсгг входом пуска преобразователя, тактовый вход сумматора соединен с выходом элемента И, первые и вторые входы группы элемен тов ИЛИ - соответственно с выходами дешнфраторов прямого и дополнительпога кодов, информационные входы которых соединены с выходами группы элементов И, а первый и второй управляющие входы - соответственно с единичным и нулевылг выходами триггера знака, выходы группы элементов ИЛИ - с входами сумматора Г 23.Недостатком этого устройства является большой объем оборудования.Наиболее близким по технической сущности и достигаемому результату к изобретению является преобразователь кода, содержащий первый и второй счетчики, входы которых объединены и подключены к выходу элемен" та И, первый вход которого соединен с выходом триггера, первый вход триггера - с выходом обнуления второго счетчика, а второй вход - с управляющей шиной устройства ГЗ ,Недостатком известного преобразователя кодов является невысокая функциональная надежность из-за наличия разбросов во временных задержках элементов устройства. Целью изобретения является понишение функциональной надежности преобразователя Указанная цель достигается тем, что в преобразователь кода, содержащий первый и второй счетчики,входы которых объединены и подключены к выходу элемента И, первый вход которого соединен с выходом триггера, первый вход триггера - с выходом обнуления второго счетчика, а второй вход - с управляющей ниной устройства, введены анализатор кодов и управляемый делитель частоты, информационный вход которого соединен с шиной тактовых импульсов, а управляющий вход - с выходом анализатора кодов, входы которого соедине. цы с выходами разрядов второго счетчика, выход управляемого делителя частоты - с вторым входом элемента И.На чертеже представлена фунгоциональная схема преобразователя кода.Преобразователь кода содержит управляемый делитель 1 частоты, триггер 2, элемент И 3, первый и второй счетчики ч и 5 и анализаторов б коИнформационный вход управляемого делителя 1 частоты соединен с шиной 7 тактовых импульсов, управляющий вход - с выходом анализатора б кодов, а выход управляемого делителя частоты - с вторым входом эпемента И 3,3 1168 первый вход которого соединен с выходом триггера 2, а выход подключен к входам первого и второго счетчиков 4 и 5.Выход обнуления второго счетчика 5 соединен с первым входом триггера 2, выходы разрядов второго счетчика 5 подключены к входам анализатора 6 кодов, второй вход триггера 2 соединен с управляющей шиной 8 устройст ва.Управляемый делитель 1 частоты осуществляет деление частоты счетных импульсов, поступающих с частотой Гш(Р на его информационный вход с шины 7 тактовых импульсов в соответствии с .коэффициентом деления, которьй задается на его управляющем входе,Триггер 2 управляет работой элемента И 3, который разрешает или бло кирует прохождение счетных импульсов с выхода управляемого делителя 1 частоты на входы первого и второго счетчиков 4 и 5.Первый счетчик 4 фиксирует резуль тат преобразования и работает в режиме сложения. Второй счетчик 5 фиксирует код, который должен быть преобразован, и работает в режиме вычитания, а в момент обнуления формирует сигнал окончания преобразова. ния.Лнализатор 6 кодов анализирует состояние выходов второго счетчика 5, например с третьего разряда по самый старший разряд, в результате чего35 задается коэффициент деления управляемого делителя 1 частоты. Принцип работы анализатора 6 кодов заключается в том, что при наличии логической 4 О "1" хоты бы в одном из контролируемых разрядов второго счетчика 5 анализатор 6 кодов активизирует свой выход. При этом коэффициент деления управляемого делителя 1 частоты имеет 4 значение "1". Если же все контролируемые разряды второго счетчика 5 находятся в нулевом состоянии, то на выходе анализатора 6 кодов также фор- мируется значение логического "О", что соответствует коэффициенту деления управляемого делителя 1 частоты, равному И, где значение И опре 1 деляется из соотношенияГпахИ = 55 где Г,пс, - максимальное значениечастоты преобразования, . 922которое ограничиваетсябыстродействием элементовустройства;Г,- максимальное допустимоезначение частоты нижнегопредела, которое обеспечивает.точное преобразование кода.Работа преобразователя кода осуществляется следующим образом.Для преобразования двоично-десятичных чисел в двоичные первый счетчик 4 выполнен двоичным, а второй счетчик 5 - двоично-десятичным.В начале цикла преобразования обнуляются первый и второй счетчики 4 и 5, во второй счетчик 5 заносится, например, максимальное двоичнодесятичное число, на основании которого анализатор 6 кодов устанавливает в управляемом делителе 1 частоты коэффициент деления, равньй "1 . Затем установочньй импульс на управляющей шине 8 устройства устанавливает триггер 2 в состояние, при котором элемент И 3 открыт, и счетные импульсы с частотой Й постуВпсЮХ пают на входы первого и второго счетчиков 4 и 5 до тех нор, пока на,выходах с 3-го разряда по последний разряд второго счетчика 5 будет хотя бы одна "1"В момент обнуления выходов второго счетчика 5 ан;лизатором 6 кодов задается коэффициент деления управляемого делителя 1 частоты, соответствующий нижнему пределу частоты преобразования, которьй учитывает наличие времени запаздывания в цепи, блокирующей прохождение счетных импульсов на входы счетчиков 4 и 51В момент обнуления второго счет" чика 5 формируется сигнал, устанавливающий триггер 2 в исходное состояние, при котором элемент И 3 закрывается, и поступление импульсов на счетчики 4 и 5 прекращаются, а на выходах первого счетчика 4 Фиксируется двоичный код числа, соответствующий поступившему во второй счетчик 5 двоично-десятичному коду числаПредлагаемьй преобразователь осуществляет преобразование в области больыих чисел на предельной частоте, значение которой определяется частатотными .характеристиками элементной базы,в области малых чисел - на час1168922 Составитель Г. МилославскийРедактор В. Данко Техред С.йовжий Корректор М. Леонтюк Эаказ 4613/41 Тираж 710 ПодписноеВНИИНИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж"35, Раушская наб., д. 4/5 Филиал ПОП "Патент", г. Ужгород, ул. Проектная, 4 тоте, учитывающей ограничение времени запаздывания в цели, блокирую"щей прохождение счетных импульсов навходы первого и второго счетчиков,что приводит к повышению функциональной надежности устройства длявсего диапазона преобразуемых чи сел и входных частот, поступаю - 5щих для преобразования на устройство.