Устройство для определения моментов времени квантования сигналов

(21) 3695667/24- (22) 24.01.84 (46) 15,07.85. Бю (72) В, М, Чума (71) Белорусски ного Знамени го им. В. И, Ленин (53) 681.325(088 л.26к о ССС973.СССР980.(56) 1. Авторское456361, кл. Н 02. Авторское св892701, кл. Н 0 идетельст К 13/02,детельство К 13/02,Я ОПРЕДЕЕНИ КВАН- ржащее вход- через послек дифференр к инвертиго усилителя,ез последовае запоминаюрезистор к ционного усивого элементачерез послеительный элеГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗ АВТОРСКОМУ СВИДЕТЕЛЬСТ ордена Трудового Крас- дарственный университет(54) (57) УСТРОЙСТВО ДЛ ЛЕНИЯ МОМЕНТОВ ВРЕМ ТОВАНИЯ СИГНАЛОВ, соде ную клемму, подключенную довательно соединенные бло ци рова ни я и первый резисто рующему входу операционно выход которого подключен чер тельно соединенные аналогово щее устройство и второй инвертирующему входу опера лителя и первому входу пер коммутации, выход которого довательно соединенные накоп мент и второи элемент коммутации подключен к выходу операционного усилителя, неинвертирующий вход которого соединен с общей шиной, блок задания допустимой погрешности аппроксимации, выходы которого соединены с первыми входами блока сравнения, выход которого соединен с выходной клеммой и управляющими входами аналогового запоминающего устройства, первого и второго элементов коммутации, третий элемент коммутации, отличающееся тем, что, с целью повышения точности преобразования, введены суммирующий усилитель и инвертор, вход которого соединен с выходом второго элемента коммутации, а выход - с первым входом суммирующего усилителя, второй и третий входы которого соединены соответственно с выходами первого и третьего элементов коммутации, первый вход последнего из которых соединен с вторым входом первого элемента коммутации, выходом суммирующего усилителя и вторым входом блока сравнения, выход которого соединен с управляющим входом третьего элемента коммутации, второй вход которого соединен с вторым входом второго элемента коммутации с общей шиной.40 45 50 55 Изобретение относится к информационной измерительной технике и может быть использовано для адаптивной временной дискретизации аналоговых сигналов при заданной точности их восстановления.Известно устройство для определения моментов времени квантования сигналов, содержащее последовательно соединенные входную клемму, блок дифференцирования, блок запоминания и вычитания, интегратор, блок сравнения, второй вход которого соединен с блоком задания допустимой погрешности аппроксимации, причем выход блока сравнения соединен с выходной клеммой и управляющими входами интегратора и блока запоминания и вычитания 11.К недостаткам этого устройства следует отнести низкую точность и малый частотный диапазон обрабатываемых аналоговых сигналов, что обусловлено наличием аддитивной погрешности, вносимой интегратором.Наиболее близким к предлагаемому по технической сущности является устройство для определения моментов времени квантования сигналов, содержащее входную клемму, подключенную через последовательно соединенные блок дифференцирования и первый резистор к первому входу первого ключевого элемента и инвертирующему входу операционного усилителя, выход которого соединен с первым входом блока сравнения и входом аналогового запоминающего устройства, выход которого через второй резистор подключен к первому входу первого ключевого элемента, выход которого через последовательно соединенные накопительный элемент, параллельно которому подключен второй ключевой элемент и третий ключевой элемент, соединен с выходом операционного усилителя, неинвертирующий вход которого через третий резистор соединен с общей шиной, блок задания допустимой погрешности аппроксимации, выходы которого соединены с вторыми входами блока сравнения, выход которого соединен с выходной клеммой и управляющими входами первого и третьего ключевых элементов, а инверсный выход - с управляющими входами второго ключевого элемента аналогового запоминающего устройства 2.Недостаток устройства - также низкая точность, обусловленная неполным устранением аддитивной погрешности, вносимой интегратором. Известные способы устранения этой погрешности с помощью МДМ усилителей мало приемлемы, так как интегратор в данном типе устройства работает не периодически в ключевом режиме разряд - интегрирование. Использование же суммирующей точки (инвертирующего входа операционного усилителя) приводит к возникновению большой погрешности из-за несимметричности выбросов (токов переключения) ключевых элементов,5 10 15 20 25 30 35 имеющихся по входу МДМ усилителя (модуляторов), которые накапливаются на накопительном элементе во время интегрирования.Кроме того, наличие аддитивной погрешности блока сравнения также приводит к неточному определению длины адаптивного временного интервала.Цель изобретения - повышение точности преобразования.Указанная цель достигается тем, что в устройство для определения моментов времени квантования сигналов, содержащем входную клемму, подключенную через последовательно соединенные блок дифференцирования и первый резистор к инвертирующему входу операционного усилителя, выход которого подключен через последовательно соединенные аналоговое запоминающее устройство и второй резистор к инвертирующему входу опера ционного усилителя и первому входу первого элемента коммутации, выход которого через последовательно соединенные накопительный элемент и второй элемент коммутации подключен к выходу операционного усилителя, неинвертирующий вход которого соединен с обшей шиной, блок задания допустимой погрешности аппроксимации, выходы которого соединены с первыми входами блока сравнения, выход которого соединен с выходной клеммой и управляющими входами аналогового запоминающего устройства, первого и второго элементов коммутации, третий элемент коммутации, введены суммирующий усилитель и инвертор, вход которого соединен с выходом второго элемента коммутации, а выход - с первым входом суммирующего усилителя, второй и третий входы которого соединены соответственно с выходами первого и третьего элементов коммутации, первый вход последнего из которых соединен с вторым входом первого элемента коммутации, выходом суммирующего усилителя и вторым входом блока сравнения, выход которого соединен с управляющим входом третьего элемента коммутации, второй вход которого соединен с вторым входом второго элемента коммутации и общей шиной.Структурная электрическая схема устройства приведена на чертеже.Устройство содержит аналоговые запоминающее устройство 1, вход которого соединен с выходом операционного усилителя 2, блок 3 дифференцирования, вход которого соединен с входной клеммой 4, а выход через резистор 5 с инвертирующим входом операционного усилителя 2 и через резистор 6 - с выходом аналогового запоминающего устройства 1, накопительный элемент 7, блок 8 сравнения, первый вход элемента 9 коммутации соединен с инвертируюшим входом операционного усилителя 2, второй вход элемента 9 соединен с выходом суммирую3щего усилителя 10, состоящего из соединенного с выходом операционного усилителя 11, первый вход которого соединенс первыми выводами резисторов 12 - 14, вторые выводы резисторов 12 и 13 соединены с выходами повторителей 15 и 16, 5второй вывод резистора 14 соединен с выходом инвертора 17, вход повторителя15 соединен с выходом элемента 18 коммутации, первый вход которого соединенс вторым входом элемента 9 и выходом 10суммирующего усилителя 10, второй вход -с общей шиной 19. Первый вход элемента 20 коммутации, выход которогосоединен с входом инвертора 17 и черезнакопительный элемент 7 - с выходомэлемента 9 и входом повторителя 16, 15соединен с выходом операционного усилителя 2, неинвертирующий вход которогосоединен с общей шиной, второй входаналогового запоминающего устройства 1соединен с выходом блока 8, первые входыкоторого соединены с выходами блока 2021 задания допустимой погрешности аппроксимации, второй вход - с выходомсуммирующего усилителя 10. а выходс выходной клеммой 22 и управляющимивходами элементов 9, 18 и 20, второйвход последнего соединен с общей шиной,Устройство работает в режиме отслеживания производной входной сигнала иразряда накопительного элемента и режимеопределения длины адаптивного временногоинтервала. 30При работе устройства в первом режимев течение времени Ы аналоговое запоминающее устройство 1 включается на отслеживание, замыкая обратную отрицательнуюсвязь операционного усилителя 2. Значение,которое фиксируется аналоговым запоминающим устройством 1, по окончании отслеживания в момент времени Ь равно1.)с= (1+) 130 - ф(Ах (1 с) +11) - 116, (1)где А - параметр блока 3;х(10 - значение первой производной аналогового сигнала х(1), поступающего на входную клемму 4. Значение х(1) формируется блоком 3,имеющим аддитивную погрешностьпо выходу 11,45напряжение смещения по входу операционного усилителя 2;Уа - аддитивная погрешность на выходеаналогового запоминающего устройства 1,Х 1 ИКд в сопротивлен соответственно резисторов 5 и 6.Одновременно с процедурой отслеживания производной входного аналогового сигнала х(1) осуществляется операция разряда накопительного элемента 7. При этомпод действием управляющего сигнала с выхода блока 8 элемент 9 отключает накопительный элемент 7 от инвертирующеговхода операционного усилителя 2 и подключает его к выходу суммирующего усилителя 1 О, который построен на базеоперационного усилителя 11 и содержитрезисторы 12 - 14 и повторители 15 и 16,предназначенные для повышения входногосопротивления,Подключение одного входа накопительного элемента 7 к выходу суммирующего усилителя 10 через элемент 9, а другого его входа через инвертор 17 к первому входу суммирующего усилителя 1 Оприводит к разряду накопительного элемента 7. Требуемая точность разрядаобеспечивается наличием глубокой отрицательной связи, которая осуществляется черезпоследовательно соединенные элемент 9,повторитель 16 и резистор 13. На данномэтапе элемент 18 подключает общуюшину 19 к входу суммирующего усилителя1 О, а второй элемент 20 соединяет входинвертора 17 и второй вход накопительного элемента 7 с общей шиной 19,По окончании разряда накопительногоэлемента 7 значение дифференциальногонапряжения на нем (разность потенциаловмежду обкладками конденсатора) равно1/р= (2+я ) 1)смо -- 1)ем - 13 смз - 1.)см., (2)Кз зГде 1.3 см 11 см, Бсм - напряжения смещенияпо выходу соответственно повторителей 15, 16 иинвертора 17;1)см, - напряжение смещенияпо входу операционногоусилителя 11;Й - сопротивление резисторов 13 и 14;Йз - сопротивление резистора 12.Применение инвертирующих схем, такихкак инвертор 17 и суммирующий усилитель 10, позволяет не учитывать синфазную ошибку, так как она для указанныхсхем отсутствует. Повторители 15 и 16могут быть выполнены на базе полевоготранзистора.На этапе определения адаптивного временного интервала, аналоговое запоминающее устройство 1 включается на хранениезначения Юс, а цепь обратной отрицательной связи суммирующего усилителя10 замыкается через элемент 18, приэтом элементы 9 и 20 включают накопительный элемент 7 в цепь обратнойотрицательной связи операционного усилителя 2,Дифференциальное напряжение на накопительном элементе 7 равно:1)р+ 1 1 11 т р1где 1 - ток, протекающий через накопительный элемент 7;т - текущее время адаптивного временного интервала;С - емкость накопительного элемента 7.Ток 1, протекающий через накопительный элемент 7 с высокой степенью точ 115ности равен сумме токов 11 и 12, протекающих через резисторы 5 и 6, т. е. Ь с = 31+32, Где 11 - = -- ",52= ----И фдфСНЦ) 0 о-(11 е+ ЦдС учетом выражения (1) имеем Ъ=Л= -- (х(1 с - х"Г), т, е, дифференциальИ 1ное напряжение на накопительном элементе 7 с учетом соотношений (3) и (4) равноЬи=Ц -(х/11) т - х/т).к юСуммирующий усилитель 10 в сочетании с инвертором 17 осуществляет дифференциальный съем значения 1./н и его усиление так, что напряжение на выходе суммирующего усилителя 10 в момент времени ь равно1 . 1 /+ ) Х 1-/Р+- ,. 112 т .- 1) пи, - ос, - л. пси - т Ущ,1Мз Вз Яьили с учетом выражения (2) имеемф= КХ(11)- Х(й),где значение коэффициента К равно14 АК К 1 С,Текущее значение погрешности аппроксимации(й) сравнивается блоком 8 со значением с,. = + 1 Б (например, с использованием сдвоенного компаратора напряжения), где +- заданная погрешность аппроксимации, определяемая блоком допустимой погрешности аппроксимации, При превышении значения /с.(Г)/ величины /Е,/ поиск очередного адаптивного временного интервала заканчивается,Для уменьшения погрешности, возникающей при сравнении величины Я, и Е 67731 блоком 8, желательно иметь достаточно большое значение коэффициента К. Причем во сколько раз увеличивается значение К, во столько же раз уменьшается погрешность, возникающая при сравнении.Анализ выражения для коэффициентаК показывает следующие пути для его увеличения.Увеличение значения величины А ограничивается верхней граничной частотой шв обрабатываемых сигналов, его максимальным значением Ам и максимально допустимой величиной выходного напряжения Бм блока 3. При заданных (ив, А и Би значение А определяется однозначно. Для идеального дифференциатора при Аи. =11.и.имеем А =К С 2=, - , где К а и С - пара 1метры дифференциатора.Уменьшая значение К Спри заданном А,необходимо выполнить условие КС( К С в что приводит к увеличению восприимчиво сти устройства к частотам выше граничнойчастоты входного сигнала, поэтому следует выполнять условие К СКаС что при ф=1, приводит к требованию К 1 (для прототипа -з = 1).Желаемый эффект можно получить лишьпутем увеличения значения 1 МаксимальВно допустимое при этом значение К определяется максимально допустимым рабочим напряжением операционных усилителей 2, 11, элементов 9, 18, 20 и блоков 8 сравнения, входящих в состав устройства, и равно К = МйТаким образом, аддитивная погрешность, вносимая блоком сравнения 8, может быть уменьшена в К раз, где К 1.З 5 В предлагаемом изобретении погрешности, вносимые операционными усилителями, не влияют на точностные характеристики устройства, что позволяет не менее, чем в два раза повысить его точность.Составитель А. Титов Редактор И. Ковальчук Техред И. ерес Корректор О. Тигор Заказ 4444/53 Тираж 872 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4