Усилитель считывания

,к общтранне ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР.ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗО(56) 1. Патент Англии Р 1351037,кл. Н 3 Т, 1978.2. Авторское свидетельство РМ 617844, кл. Н 03 К 19/092,(54)(57) УСИЛИТЕЛЬ СЧИТЫВАНИЯ, содержащий первый и второй транзисторы, коллекторы которых подключенык шине питания, эмиттер первоготранзистора подключен к аноду первого диода, третий. и четвертыйтранзисторы, эмиттеры которых подключены к общей шине, база третьеготранзистора подключена к среднейточке первого резистивного делителя,,один из выводов которого подключеней шине, коллектор четвертогозистора подключен к выходной шиа его база через резистор соединена с общей шиной, о т л и ч а ющ и й с я тем, что с целью повышения быстродействия при включениии увеличения нагрузочной способностив состоянии логического нуля на выходе, в него введены с пятого повосьмой транзисторы, тиристор идиоды, причем эмиттер пятого транзистора подключен к другому выводу первого резистивного делителя, коллектор подключен к катоду первогодиода и резистору, второй вывод которого подключен к базе пятого транзистора и к аноду второго диода,катод которого подключен к коллектору третьего транзистора, анод тиристора подключен к эмиттеру второготранзистора и к резистору, второйвывод которого подключен к управляющему электроду тиристора и к анодутретьего диода, катод которого подключен к коллектору третьего транзистора, управляющий электрод тиристора соединен через цепь из последовательно включенных диодов с выходной шиной, катод тиристора соединен с общей шиной через второйрезистивный делитель, средняя точка которого подключена к базе шестого транзистора, эмиттер которого соединен с общей шиной, аколлектор - с управляющим электродом тиристора и базой седьмоготразистора, эмиттер которого соединен через генератор тока с общейшиной и подключен к базе восьмоготранзистора, эмиттер которого подключен к базе четвертого транзистора, коллекторы седьмого и восьмоготранзисторов подключены к шине питания, базы первого и второготранзисторов подключены к входным шияам.Изобретение относится к импульсной технике, в частности к микроэлектронике, и может быть использовано в качествЕ усилителя считывания для запоминающих устройств.Известен усилитель, в которомприменены два охваченных обратнымисвязями двухкаскадных выпрямителя,связь входов которых осуществляетсячерез резисторы 1 .Однако известный усилитель характеризуется высоким потреблениеммощности и снижением скорости засчет уменьшения коэФфициента передачи,Наиболее близким техническим решением к изобретению являетсяТЛЭС-ТТЛ преобразователь, содержащийпервый и второй транзисторы, базыкоторых подключены к входам устройства, коллекторы соединены с шиной питания через соответствующие резисторы, а эмиттеры объединены и соединены через резистор с общей шиной, идве аналогичные цепи, состоящие каждая из транзистора, подключенного базой к коллектору, соответственно первого или второго упомянутых транзисторов,эмиттеры транзисторов аналогичных цепей связаны с общей шиной черезцепи из последовательно включенныхдиодов и резистивного делителя, ксредней точке которого подключенабаза транзистора, эмиттером подключенного к общей шине, а коллекторомк выходу для первой цепи и к базевыходного транзистора для второйцепи 2 .Недостатком известного устройстваявляется то, что в цепи базы выходного транзистора включен резистор,ограничивающий быстродействие при 40включении и нагрузочную способностьв состоянии логического нуля на выходе.Цель изобретения - повышение быстродействия при включении и повышение 45нагрузочной способности в состоячии.логического нуля на выходе,Укаэанная цель достигается тем, что В усилитель считывания, содержа щий первый и второй транзисторы, кол лекторы которыХ подключены к шине питания, эмиттер первого транзистора .подключен к аноду первого диода, третий и четвертый транзисторы, эмит-. теры которых подключены к общей шине, 55 база третьего транзистора подключена к средней точке первого реэистивного делителя,один иэ выводов которого подключен к общей шине, коллектор четвертого транзистора подключен 60 к выходной шине, а его база через резистор соединена с общей шиной, введены с пятого по восьмой транзисторы, тиристор и диоды, причем эмиттер пятого транзистора подключен к 65 другому выводу первого резистивного делителя, коллектор подключен к катоду первого диода и к резистору, второй вывод которого подключен к базе пятого транзистора и к аноду второго диода, катод которого подключен к коллектору третьего транзистора, анод тиристора подключен к эмиттеру второго транзистора и к резистору, второй вывод которого подключен к управляющему электроду тиристора и к аноду третьего диода, катод которого подключен к коллектору третьего транзистора, управляющий электрод тиристора соединен через цепь из пос. ледовательно включенных диодов с выходной шиной, катод тиристора соединен с общей шиной через второй резистивный делитель, средняя точка которого подключена к базе шестого транзистора, эмиттер которого соеди нен с общей шиной, а коллектор - с управляющим электродом тиристора и базой седьмого транзистора,эмиттер которого соединен через генератор тока с общей шиной и подключен к базе восьмого транзистора,эмиттер которого подключен к базе четвертого транзистора, коллекторы седьмого и восьмого транзисторов подключены к шине питания, базы первого и второго транзисторов подключены к входньщ шинам.На чертеже изображен усилитель считывания.Усилитель содержит транзистор 1, база которого подключена к входу 2, коллектор - к шине питания, а эмиттер - к аноду диода 3, катод которого подключен к коллектору транзистора 4 и к одному выводу резистора 5.. Второй вывод резистора 5 подключен к базе транзистора 4 и к анодудиода б. Эмиттер транзистора 4 через . резистивный делитель иэ резисторов 7 и 8 соединен с общей шиной. К средней точке делителя подключена база транзистора 9, эмиттер которого подключен к общей шине, а коллектОрк катоду диода б. Кроме того, в схеме имеется транзистор 10, коллектор которого подключен к шинепитания, база - к входу 11, а эмиттер - к аноду тиристора 12 и резистору 13, Второй вывод резистора 13 подключен к управляющему электроду тиристора 12 и анодам диодов 14 и 15.Катод диода подключен к коллектору транзистора 9. Катод тиристора 12 соединен с общей шиной через резистивный делитель из резисторов 1 б и 17. К средней точке делителя подключена база транзистора 18, эмиттер которого подключен к общей шине, а коллектор - к управляющему электроду тиристора 12 и к базе транзистора 19, коллектор которого подключен кшине питания, а эмиттер - к базетранзистора 20 и соединен черезисточник тока 21 с общей шиной.Коллектор транзистора 20 подключен кшине питания, а эмиттер соединен собщей шиной через резистор 22 и подключен к базе транзистора 23. Эмиттертранзистора 23 подключен к общейшине, а коллектор - к выходу 24 и ккатоду диода 25. Анод диода 25 подключен к катоду диода 26, анод которого подключен к катоду диода 15.Устройство работает следующим образом.Если на вход 2 подан низкий уровень напряжения, не превышающий величину 4 0 , где 0 - прямое падение напряжения на диоде, а на вход11 подан высокий уровень напряжения,по величине близкий к напряжениюпитан.я, то транзистор 9 закрыт, так 20как входного напряжения недостаточно для отпирания транзисторов 1, 4и 9 и диода 3,Высокое напряжение на входе 11приведет к отпиранию тиристора 12через транзистор 10 и резистор 13.Катодный ток тиристора 12 протекаетчерез цепь из последовательно включенных резисторов 16 и 17 и включаеттранзистор 18, который осуществляетотрицательную обратную связь по току.Таким образом, на управляющем элек"троде тиристора 12 устанавливаетсянапряжение у .. 2, которое под 1 ьуэ Вз Н35бором величины резисторов 16 и 17 устанавливается несколько большим величины 3 9 . Это напряжение привоводит к ускоренному включению транзисторов 19, 20 и 23, а следовательно,к повышению быстродействия при включении.При включении транзистора 23 напряжение на его коллекторе снижаетсяи когда оно снизится на величину,равную 3 0 по отношению к управляющему электроду тиристора 12,включаютсядиоды 15, 26 и 25, осуществляя глубокую отрицательную обратную связьпо току, охватывающую весь тракт ускоренного включения выходного транзис;тора 23.На выходе 24 будет сформированонизкое напряжение логического нуля. В случае роста нагрузочного тока в состоянии логического нуля на выходе 24 напряжение возрастет. Это приве. дет к повышению напряжения на управляющем электроде тиристора 12 и к увеличению базовых токов соответственно транзисторов 19, 20 и 23. Рост базового тока транзистора 23 приведет к увеличению его коллекторного тока и к снижению напряжения на его коллекторе до прежней величины. Таким образом, нагрузочная способность устройства в состоянии логического нуля на выходе существенно увеличивается, так как рост коллекторного тока транзистора 23 автоматически приводит к росту его базового тока.При подаче на входы 2 и 11 обратных напряжений, т.е. на вход 2 высокого напряжения, а на вход 11 - низкого, транзисторы 1, 4 и 9 открываются через цепь из диода 3 и резисторов 5, 7 и 8. На коллекторе транзистора 9 сформировано напряжение, )ав ное.Это напряжение выбирается примерно равным 1,5 0 . Через диод 14 на управляющий электрод тиристора 12 подается напряжение, примерно равное 2,5 08 . Отсутствие анодного питания иодновременное понижение напряжения на управляющем электроде приводит к быстрому включению тиристора 12 и к прекращению базового тока транзистора 19, который таким образом выключается, прекращая протекание базового тока транзистора 20.Наличие источника тока 21 способствует более быстрому выключению транзистора 20 и прекращению базового тока транзистора 23. Наличие шунтирующего резистора 22 приводит к быстрому выключению транзистора 23Усилитель считывания применен в микросхеме памяти, что позволило повысить быстродействие при включении до 30 нс и обеспечить нагрузочную способность в состоянии логического нуля на выходе не менее 8 мА ,в рабочем диапазоне температур. факаэ 9805ВНИИП 5 13 тентф, г.ужгород, ул.Проектная, 4 ПП 4 Тирарк 861 Государственного ком делам иэобретений и Москва, Ж, Раушс Подписитета СССРткрытийя наб., д.4/