Асинхронное приоритетное устройство

СОЮЗ СОВЕТСОЦИАЛИСТИЧРЕСПУБЛИК И за) С Об Р 9/4 ГОСУД АРСТВЕННЫИ ПО ДЕЛАМ ИЗОБРЕ ОМИТЕТ СССР ТЕНИИ И ОТНРЫТИИ(54)(57) АСИНХРОННОЕ ПРИОРИТЕТНОЕУСТРОЙСТВО, содержащее группу элемен"тов И-НЕ, регистр, первую и вторуюгруппы элементов И, элемент И и элемент НЕ, причем первые входы элементов И-НЕ группы соединены с соответствующими входами запросов устройства и с первыми входами элементов Ипервой группы, выходы элементов И-НЕгруппы соединены с единичными разрядными входами регистра, единичные разрядные выходы которого соединены спервыми входами соответствующих элементов И второй группы, нулевой выход каждогоразряда регистра, кромепоследнего, соединен с соответствующими входами следующих по номеру элементов И второй группы, входы элемента И соединены с инверсными выходами всех разрядов регистра, выход элемейта И соединен с вторыми входами элементов И-НЕ группы и с входом элемента НЕ, вторые входы элементов И первой группы соединены с третьими входами соответствующих элементов И-НЕ группы и с соответствующими ответными входами устройства, выходы элементов И первой группы соединены с нулевыми входами одноименных разрядов регистра, выход элемента НЕ соединен с вторыми входами элементов И второй группы, выходы которых являются информационными выходами устройа ства, отличающее ся тем, Е что, с целью расширения функцйональ- ных возможностей устройства путем обеспечения возможности обслуживания внеочередных запросов, оио содержит элемент ИЛИр группу элементов НЕ, вход 1 -го(1 =1 ип - число запросов) элемента НЕ группы соединен с (+11-м ответным входом уст-, ройства, выходы элементов НЕ группы соединены с входами элемента ИПИ, выход которого соединен с тактовыми входами регистра, информационные входы которого соединены с соответствующими входами запросов устройст" ва.35 Изобретение относится к цифровой вычислительной технике и может быть использовано в блоках управления устройствами общего пользования, например в блоках .управления оперативной памятью.Известно асинхронное приоритетное устройство, содержащее регистр запросов и вспомогательный регистр, группу элементов И-НЕ, элемент НЕ,1 О три элемента И, элементы И-НЕ 1.13.Недостатком данного устройства является невысокое быстродействие.Наиболее близким по технической сущности к изобретению является асинхронное приоритетное устройство, содержащее группу из элементов И-НЕ, регистр запросов, первую и вторую группы,из элементов И, элемент И и элемент НЕ (.2.) 20Недостатком известного устройст, ва является невозможность обслуживания внеочередных запросов.Цель изобретения - расширение функциональных возможностей уст ройства путем обеспечения возможности обслуживания внеочередных запросов.Поставленная цель достигается тем, что в асинхронное приоритетное устройство, содержащее группу из элементов И-НЕ, регистр первую и вторую группы элементов И, элемент И и элемент НЕ, причем первые входы элементов И-НЕ группы соединены с . соответствующими входами запросов устройства и с первыми входами элементов И первой группы, выходы элементов И-НЕ группы соединены с единичными разрядными входами регистра, единичные разрядные выходы которого соединены с первыми входами соответствующих элементов И второй группы, нулевой выход каждого разряда регистра, кроме последнего, соединен с соответствующими входами следующих по номеру элементов И второй группы, входы элемента И соединены инверсными выходами всех разрядов регистра выход элемента И соединен с вторыми входами элементов И-НЕ группы и с входами элемента НЕ, вторые входы элементов И первой группы соединены с третьими входами соответствующих элементов И-НЕ группы и с соответствующими ответными входами устрой ства, выходы элементов И первой группы соединены. с нулевыми входами одноименных разрядов регистра, выход элемента НЕ соединен с вторыми входами элементов И второй группы, выходы которых являются информационными входами устройства, введены элемент ИЛИ и группа элементов НЕ, вход 1-го (1=1 п, и - число запросов) элемента НЕ группы соединен с (1 +1) -м ответным входом устройства, выходы элементов НЕ группы соединены с входами элемента ИЛИ, выход которого соединен с тактовыми входами регистра, информационные входы которого соединены с соответствующими входами запросов устройства.На чертеже представлена схема асинхронного приоритетного устройства.Устройство содержит элементы И-НЕ 1 группы, регистр 2, группу элементов И 3, элемент И 4, элемент НЕ 5, группу элементов И 6, входы 7 запросов устройства, ответные входы 8 устройства, информационные выходы 9 устройства, группу элементов НЕ 10, элемент ИЛИ 11.Устройство работает следующим об"; разом.В исходном состоянии при отсут- - . ствии запросов к устройству, на входах 7 присутствуют логические нули, а на входах 8 - логические единицы. Тогда на выходах элементов И-НЕ 1 будут высокие уровни напряжения, а на выходах элементов И 6, элементов НЕ 10 и элемента ИЛИ 11 - низкие. Триггеры 2 срабатывают при поступ)лении логического нуля на соответствующий единичный вход, а так как логические нули присутствуют на их . нулевых входах, они находятся в сброшенном состоянии (на прямом выходе - низкий уровень, а на инверсном - высокий). Поэтому на выходах 9 будут логические нули, а на всех входах элемента И 4, и на его выходе - логические единицы. На выходе элемента НЕ 5 будет логический нуль, который подтверждает низкие уровни на выходах 9.Работа устройства разбивается на два этапа: запись поступивших запросов в регистр 2 и обработку этих запросов.Запись поступивших запросов в регистр 2 происходит следующим образом.Логические единицы запросов с входов 7 поступают на входы элементов И-НЕ 1, на информационные входы ре11308 3гистра 2 и на входы элементов И 6. На других входах элементов И-НЕ 1 и элементов И 6 в исходном положении присутствуют логические единицы, поэтому на выходах элементов И-НЕ оказываются логические нули, а на выходах элементов И 6 - логические единицы. Разряды регистра 2 перебрасываются и на их прямых выходах появляются единицы, а на нулевых " 1 р нули, Нуль оказывается также на выходе элемента И 4, запрещает дальнейшую групповую запись запросов в регистр 2 через элементы И-НЕ 1. На этом первый этап работы устройства заканчивается.Второй этап осуществляется по следующему алгоритму. Логический нуль с выхода элемента И 4 инвертируется элементом НЕ 5 и на входы элементов И 3 поступает логическая единица, однако совпадение логических единиц происходит только на входах того элемента И 3, куда поступает единица с соответствующего 25 разряда Регистра 2. Таким образом, на выходах 9 присутствует только одна единица. По окончании обработки запроса на вход 8 поступает сигнал 67 4ответа, сигналиэирующий об окончании обмена. Разряд регистра 2 устанавливается в исходное состояниеи единица с выхода 9 снимается. Спустя некоторое время снимается и логическая единица запроса с выхода 7.В то же время появляется единицана другом выходе 9, если на соответствующем входе 7 есть запрос.По окончании обработки запроса навход 8 поступает сигнал ответа (логический нуль), сигнализирующий обокончании обмена, Соответствующийразряд регистра 2 устанавливается висходное состояние и единица с вы"хода 9 снимаетсяСпустя некотороевремя снимается и логическая единицазапроса с входа 7. На выходе элемен-;та НЕ 10 появляется положительныйперепад, который через элементИЛИ 11 воздействует на тактовые входы регистра 2. При этом происходитзапись поступивших срочных запросовболее высокого приоритета в регистр 2, если таковые имеются. Применение изобретения позволяет расширить функциональные.возможности устройства.1130867 Составитель М. КудряшРедактор С.Патрушева Техред И.Асталош орректор М.Демчик аказ 9611/35ВН Тираж 698 ИИПИ Государственного комитета СССР но делам изобретений и открытий 3035, Москва, Ж, Раушская наб., одписно