Устройство тактовой синхронизации с дискретным управлением

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ОЮ (И)/10 УДАРСТ 8 ЕННЫЙ НОНИТЕТ СССРДЕЛАН ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ИЗОБРЕТ С МУ СВИДЕТЕЛЬСТВ ВТОР я синхрои рабочих р выполаждая из к ательнои суммируютовые входыа выходыключены к тво 197 ОВОЙ СИНХРОАВЛЕНИЕМличаюелью сокра-од которог о,интегра(61) 951739(54)(57) УСТРОЙСТВО ТАКНИЗАЦИИ С ДИСКРЕТНЫМ УПпо авт.св. У 951739, ощ е е с я тем, что, с щения времени установлениннзма и расширения обласчастот, цифровой интегранен в виде двух цепей, кторых состоит из последосоединенных элемента ИЛИщего счетчика, причем таэлемента ИЛИ объединены,суммирующих счЕтчиков повходам полусумматора, выхявляется выходом цифровотора, а входы элементовми цифрового интегратораИзобретение относится к электросвязи и может быть использовано всистемах связи для передачи дискретных сообщений, в частности, в системах передачи цифровой и телеметри ческой информации, в телеграфии и в системах с импульсно-кодовой модуляцией.По основному авт.св. В 951739 известно устройство тактовой синхро низации с дискретным управлением, содержащее последовательно соединенные фазовый детектор и цифровой интегратор, первый и второй входы которого подключены к соответствующим 15 входам усредняющего блока, а третий вход - к выходу подстраиваемого генератора, а также формирователь импульсов, выход которого подключен к первому входу фазового детектора, 20 второй вход которого является входом устройства, последовательно соединенные первый элемент совпадения, инвертор, второй элемент совпадения и ключ, выход которого подключен к 25 входу подстраиваемого генератора, первый вход первого элемента совпадения подсоединен к выходу цифрового интегратора, второй вход - к первому выходу усредняющего блока, 30 второй выход которого подсоединен к другому входу второго элемента совпадения, выход подстраиваемого генератора подключен к входу формирователя импульсов, другие выходы которого подКлючены соответственно к третьему входу Фазового детектора и к третьему входу усредняющего блока, а цифровой интегратор содержит реверсивный счетчик и суммирующий Д 0 счетчик, выходы которых подключены к входам формирователя импульсов, причем входы реверсивного и суммирующего счетчиков и выход формирова" теля импульсов являются соответственно входами и выходом цифровогоинтегратора 1 .Недостатками известного устройства тактовой синхронизации с дискретным управлением являются большое время установления синхронизма и недостаточно широкая область рабочих частот.Цель изобретения - сокращение времени установления синхронизма и расширение области рабочих частот.Поставленная цель достигается тем,что в устройстве тактовой синхронизации с дискретным унрлвление;.1, содержащем последовательно соединенные фазовый детектор и цифровой интегратор,первый и второй входы которого подключены к соответствующим входам усредняющ .го блока, а третий вход - к выходу подстраиваемого генератора, атакже Формирователь импульсов, выходкоторого подключен к первому входуфазового детектора, второй вход которого является входом устройства,последовательно соединенные первыйэлемент совпадения, инвертор, второйэлемент совпадения и ключ, выход которого подключен к входу подстраиваемого генератора, первый вход первогоэлемента совпадения подсоединен квыходу циФрового интегратора, второйвход - к первому выходу усредняющегоблока, второй выход которого подсоединен к другому входу второго элемента совпадения, выход подстраиваемого генератора подключен к входуформирователя импульсов, другие выходы которого подключены соответственно к третьему входу фазовогодетектора и к третьему входу усред"няющего блока, цифровой интеграторвыполнен в виде двух цепей, каждаяиз которых состоит из последовательно соединенных элемента ИЛИ и суммирующего счетчика, причем тактовыевходы элементов ИЛИ объединены, авыходы суммирующих счетчиков подключены к входам полусумматора, выходкоторого является выходом цифровогоинтегратора, а входы элементов ИЛИ -входами цифрового интегратора,На фиг. 1 представлена структурная электрическая схема предложенного устройства; на фиг. 2 - временные диаграммы, поясняющие его работу,Устройство тактовой синхронизациис дискретным управлением содержитфазовый детектор 1, цифровой интегратор 2, элементы ИЛИ 3 и 4, суммирующие счетчики 5 и 6, полусумматор7, усредняющий блок 8, Ю-триггеры 9 и 10, элементы 11 и 12 совпадения, инверторы 13 и 14, формирователь 15 импульсов, первый э,пемент 16совпадения, инвертор 17, второй элемент 18 совпадения, ключ 19, подстраиваемый генератор 20.Устройство работает следующим образом,С формирователя импульсов 15 на В.-входы ЕБ-триггеров 9 и 10 поступает1124442 ности Фаз, предлагаемое устройство имеет период управляющего 11 ИМнапряжения Т = - Т а следова(2 2 фтельно, в 2 раза большее быстродействие и соответственно большуюобласть рабочих частот. Поступаяв цепь управления ключа 19, ШИМ-напряжение управляет временем подключения к времязадающей цепи подстраи- О ваемого генератора 20. Поэтому в тотмомент времени, когда ключ 19 открыт, его частота уменьшается дозначения Г и увеличивается до зна.чения й, когда ключ 19 закрыт.При 15 этом средняя частота Г подстраиваемого генератора 20 определяетсявыражением(2) последовательность импульсов А с пе,риодом Т 1,(Фиг2 а), а на первые два (входа фзового детектора 1 с отставанием на времяподают сдвинутые относительно друг друга на время 1 последовательности импульсов Б и В тоже с периодом Т 1 (Фиг, 2 б,в). На третий вход Фазового детектора 1 поступает последовательность коротких импульсов Г с частотой Г ,кратной частоте эталонного генератора (Фиг. 2 г).В случае совпадения частот эталонного и подстраиваемого генератора (Г - Гщ) импульсы Г располагаются между импульсами Б и В. При этом на обоих выходах Фазового детектора 1 и на прямых выходах КЯ-триггеров 9 и 10 устанавливается логический ноль, а на выходах инверторов 13 и 14 логическая единица. В результате через первый элемент совпадения 16, инвертор 17 и второй элемент 18 совпадения в цепь управления ключа 19 с выхода полусумматора 7 цифрового интегратора 2 поступает последователь ность прямоугольных импульсов. Для их формирования выходной сигнал подстраиваемого генератора 20 подается на суммирующие счетчики 5 и 6 с одинаковым числом разрядов соответствен но через элементы ИЛИ з и 4. Далее выходные сигналы старших разрядов суммирующих счетчиков 5 и 6 поступают на полусумматор 7,закон функционирования которого описывается логи 35 ческим уравнением где ч ч иО - соответственно пря 1 40мые и инверсные выходы старше го ра зря.да суммирующих счетчиков 5 и 6. В результате на выходе полусумма тора 7 образуется прямоугольное широтно-импульсно-модулированное (ШИМ) напряжение, период Т, которого определяется емкостью суммирующих счетчиков 5 и 6 и частотой подстраивае мого генератора 20 и оказывается в 2 ра.за меньшим периода выходного напряжения старших разрядов суммирующих счетчиков 5 и 6. Соответственно, при одинаковой емкости счетчиков цифрового интегратора прототипа и предлагаемого устройства, т,е, при одинаковой точности поддержания разПГ1 (2 То 2где Т, - время, равное периоду ШИИ-.напряжения;1: - время внутри периода ШИМ-наопряжения, когда последнееравно логической единице иключ 19 открыт. При выборе частот1-ГГ+ -ф - сдвиг по фазе выходных2 сигналов старших разрядов суммирующих счетчиков 5 и 6 устанавливается равным Г /2, а длительность о =1/2 Т (фиг. 2 д) и в процессе работы определяется текущей разностью частот эталонного и подстраиваемого генератора 20. В случае увеличения частоты эталонного генератора импульсы Г начинают перекрываться с импульсами Б. При этом со второго выхода фазового детектора 1 через элемент ИЛИ 4 на суммирующий счетчик 6 и Я-вход КЯ-триггера 10 начинают проходит короткие импульсы, После . чего сдвиг по фазе выходных сигналов старших разрядов суммирующих счетчиков 5 и 6 уменьшается и, соответственно, постепенно уменьшается длительность , ШИК-напряжения (фиг, 2 е), т.ецифровой интегратор 2 постепенно отрабатывает изменение частоты эталонного генератора. В то же время КЯ-триггер 10 переключается, в результате на.втором входе элемента 18 совпадения устанавливается логический ноль и ключ 19 закрывается, что приводит к быстрому увелрчению частоты подстраиваемого генератора 20, После сброса КЯ-триггера1124442 Составитель В, Едокимоктор Л,Веселовская Техред Т.Маточка Корректор В. Гирняк ака Подписнота СССРтийаб., д. 4/5 коми отшска нгн филиал ППП 10 в исходное состояние, если величина изменения длительности 1 о ШИМ- напряжения недостаточна, процесс повторяется до тех пор, пока импульсы Г5 не окажутся снова между импульсами БиВ.В случае уменьшения частоты эталонноо генератора импучьсы Г начинают йерекрываться импульсами В. С первого выхода фазового детектора 1 10 через элемент ИЛИ 3 на вход суммиуующего счетчика 5 и Б-вход КБ-триггера 9 начинают проходить короткие импульсы, При этом сдвиг по фазе выходных сигналов старших. разрядов 15 .суммирующих счетчиков 5 и 6 увеличивается и, соответственно, постепенно увеличивается длительность ШИМ-напряжения (фиг. 2 ж), КЯ-триггер 9 переключается, и остальные процес сы приводят к уменьшению частоты подстраиваемого генератора 20.Точность поддержания разности фаз в режиме квазисинхронизма в основном определяется емкостью сумми 299/45 " Тираж 634 ВНИИПИ Государственно по делам изобретении 113035, Москва, Ж, Ррующих счетчиков 5 и 6 и параметрамипоследовательностей импульсов, изображенных на фиг. 2. При этом дляпервоначального вхождения в синхронизм устройство может дополнятьсясистемой поиска. Предлагаемое устройство тактовой синхронизации с дискретным управлеНием выгодно отличается от устройства-прототипа, так как обеспечивает следующие преимущества: увеличение быстродействия и расширение области рабочих частот вследствие того, что в данной схеме период управляющего ШИМ-напряжения в 2 раза меньше, чем в известном устройстве (в результате расширяется область применения предлагаемого устройства); упрощение электрической схемы и повышение ее надежности в результате уменьшения числа логических элементов И, ИЛИ, входящих в состав цифрового интегратора, замены реверсивного счетчика на суммирующий счетчик. род, ул. Проектная 4