Приемник синхросигнала

,8010 2745 А ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н АВТОРСКОМУ СВИДЕТЕЛЬСГВУ(56) 1. Мартынов Е.М. Синхронизацияв системах передачи дискретных сообщений, М;, "Связь", 1972, с. 145,рис. 8.1.2, Левин Л.С., Плоткин М,А. Основыпостроения цифровых систем передачи,М., "Связь", 1975, с, 116-118,рис. 4,1 (прототип),(54) (57) ПРИЕМ 11 ИК СИНХРОСИГНАЛА,содержащий последовательно соединенные блок выделения фазирующей комбинации, анализатор совпадения, накопитель ло выходу из синхронизма,элемент И и распределитель импульсов, а также накопитель по входу всинхронизм и блок выделения тактовыхимпульсов, выход которого подключенк тактовому входу распределителя импульсов, другой вход элемента И соединен с выходом блока выделенияфазирующей комбинации, а выход элемента И подключен к установочномувходу накопителя по выходу из синхронизма и к первому сбросовому входу накопителя по входу в синхронизм,информационный вход которого соединен с другим выходом анализаторасовпадения, а выход накопителя по входу в синхронизм подключен к сбросовому входу накопителя по выходу изсинхронизма, один из выходов распределителя импульсов подключен к тактовому входу анализатора совпадений,а объединенные входы блока выделенияфазирующей комбинации и блока выделения тактовых импульсов, а такжедругие выходы распределителя импульсов являются соответственно входоми выходами приемника синхросигнала,о т л и ч а ю щ и й с я тем, что,с целью повышения помехоустойчивоСтии быстродействия, введены последовательно соединенные .измеритель вероятности формирования фазирующих комбинаций и формирователь управляющегосигнала, а также делитель частоты,при этом вход делителя частоты соединен с выходом распределителя импульсов, а выход делителя частотыподключен к стробирующему входу формирователя управляющего сигнала ик сбросовому входу измерителя вероятности формирования фазирующихкомбинаций, информационный вход которого соединен с выходом блока выделения фазирующей комбинации, авыходы формирователя управляющегосигнала подключены к соответствующимустановочным входам накопителя повходу в синхронизм, второй сбросовыйвход которого объединен с входом накопителя по выходу из синхронизма.109271Изобретение относится к электросвязи и может быть использовано для фазирования синхронных систем передачи дискретных сигналов.Известен приемник синхросигнала, содержащий последовательно соединенные блок регистрации, блок вьделения фазирующей комбинации, блок защиты, блок установки распределителя импульсов и распределитель импульсов, а 10 также блок вьделения тактовых импуль" сов, выход которой подключен к объединенным входам блока регистрации и распределителя импульсов 1 1.Недостатками известного приемни ка синхросигнала являются низкие помехоустойчивость и быстродействие,Наиболее близким к изобретению по техническому решению является приемник синхросигнала, содержащий после" 2 О довательно соединенные блок выделения фазирующей комбинации, анализатор совпадения, накопитель по выходу из синхронизма, элемент И и распределитель импульсов, а также накопи тель по входу в синхронизм и блок выделения тактовых импульсов, выход которого подключен к тактовому входу распределителя импульсов, второй вход элемента И соединен с выходом Зр блока выделения фазирующей комбинации, а выход элемента И подключен к установочному входу накопителя по выходу из синхронизма и первому сбросовому входу накопителя по входу в синхронизм, информационный вход которого соединен со вторым выходом анализатора совпадения, а выход накопителя по входу в синхронизм подключен к сбросовому входу накопите ля по выходу из синхронизма, выход распределителя импульсов подключен к тактовому входу анализатора совпадения, а объединенные входы блока вьделения фазирующей комбинации и блока выделения тактовых, импульсов, а также дополнительные выходы распределителя импульсов являются соответственно входом и выходами приемника синхросигнала ь 2 3.Недостатками известного приемника синхросигнала являются низкие помехоустойчивость и быстродействие.Цель изобретения - повышение помехоустойчивости и быстродействия.55Указанная цель достигается тем, что в приемник синхросигнала, содержащий последовательно соединенные блок выделения фазирующей комбина 452ции, анализатор совпадения, накопитель по выходу из синхронизма, элемент И и распределитель импульсов,а также накопитель по входу в синхронизм и блок выделения тактовых импульсов, выход которого подключен ктактовому входу распределителя импульсов, другой вход элемента И соединен с выходом блока вьделенияфазирующей комбинации, а выход элемента И подключен к установочномувходу накопителя по выходу из синхронизма и к первому сбросовому входунакопителя по входу в синхронизм,информационный вход которого соединен с другим выходом анализаторасовпадения, а выход накопителя повходу в синхронизм подключен к сбросовому входу накопителя по выходу изсинхронизма, один из выходов распределителя импульсов подключен к тактовому входу анализатора совпадений, а объединенные входы блока выделения фазирующей комбинации и блока вьделения тактовых импульсов, атакже другие выходы распределителяимпульсов являются соответственновходом и выходами приемника синхросигнала, введены последовательносоединенные измеритель вероятностиформирования фазирующих комбинацийи формирователь управляющего сигнала, а также делитель частоты, приэтом вход делителя частоты соединенс выходом распределителя импульсов,а выход делителя частоты подключенк стробирующему входу формирователяуправляющего сигнала и к сбросовомувходу измерителя вероятности формирования фазирующих комбинаций, информационный вход которого соединенс выходом блока вьделения фазирующейкомбинации, а выходы формирователяуправляющего сигнала подключены ксоответствующим установочным входамнакопителя по входу в синхронизм,второй сбросовый вход которого об ьединен с входом накопителя по выходуиз синхронизма.На чертеже изображена структурная электрическая схема приемникасинхросигнала,Приемник синхросигнала содержитблок 1 вьделения фазирующей комбинации, блок 2 вьделения тактовых импульсов, анализатор 3 совпаденияэлемент И 4, распределитель 5 импульсов, накопитель 6 по выходу из синхронизма, накопитель 7 по входу вз 1092синхронизм, измеритель 8 вероятности формирования фазирующих комбинаций, делитель 9 частоты и формирователь 10 управляющего сигнала.Приемник синхросигнала работаетследующим образом.5Цифровой групповой сигнал поступает на объединенные входы блока 1вьделения фазирующей комбинации иблока 2 вьделения тактовых импульсов.10Блок 2 выделения тактовых импульсов Формирует тактовые импульсы, синфазные и синхронные принимаемым элементам сообщения, которые обеспечивают непрерывную работу Распределителя 5. Каждая комбинация принимаемых элементов сообщения, аналогичная Фазирующей, вьделяется блоком1 выделения фазирующей комбинации.Выходной сигнал последнего фиксируется (записывается символ "1") визмерителе 8, а также поступает наинформационный вход анализатора 3,на тактовый вход которого поступаютимпульсы с выхода последнего разряда распределителя 5 (их период следования равен длительности цикла принимаемых элементов сообщения). Еслиприемник синхросигнала находится всостоянии синхронизма, то сигналы на30входах анализатора 3 совпадают вовремени, вследствие чего на другомвыходе анализатора 3 формируютсяимпульсы, заряжающие накопитель 7по входу в синхронизм, коэффициентпересчета (емкость счетчика) которого определяется кодом числа на выходе Формирователя 10 управляющегосигнала. При заряде накопителяпо входу в синхронизм на его выходеФормируется импульс, сбрасывающий40накопитель б по выходу из синхро-.низма в ноль, т.е, приемник синхросигнала принимает рещение о нахождении в состоянии истинно синфазнои работы (это состояние сохраМ45няется до тех пор, пока каждому циклу работы непрерывно работающегораспределителя 5 соответствует .Формирование импульса на втором выходе анализатора 3, т.е. выделение фазирующей комбинации блоком 1 вьделенияфазирующей комбинации в требуемыймомент времени),ком 1 вьделения фазирующей комбинации, записываются в измеритель 8, однако вследствие случайного расположение внутри циклов принимаемых сообщений, они не совпадают, естественно, во времени с сигналом на выходе последнего такта распределителя 5 и не участвуют в процессе накопления.При кратковременных пропаданиях истинного синхросигнала (фазирующей комбинации), возникающих, например, под действием помех в каналы связи либо при сбоях синхронизации в системах более высокого порядка, сигнал с выхода последнего разряда распределителя 5 проходит на первый выходанализатора 3, сбрасывая в ноль накопитель 7 по входу в синхронизм и записывая единицу в накопитель 6 по выходу из синхронизма, т,е. приемник синхросигнала переходит врежим поддержания синхронизма. Однако если накопитель 6 по выходу изсинхронизма не успевает зарядиться(для этого на его вход должно посту"пить 5 импульсов) до повторногозаряда накопителя 7 по входу в синхронизм, то сигнал с выхода накопителя 7 по входу в синхронизм сбрасывает накопитель 6 по выходу изсинхронизма в ноль, т.е. устройствовновь возвращается в состояние истинно синфазной работы, т.е, сбоясинхронизации не происходит,При отсутствии же истинной фазирующей комбинации в Ь 1 цикле происходит заряд накопителя 6 по выходу изсинхронизации, единичный уровень напряжения с выхода которого подготавливает к работе элемент И 4 по первому входу. В этом случае первыйже импульс, сформированный на выходеблока 1 вьделения фазирующей комбинации, проходит через элемент И 4,устанавливая распределитель 5 в новое исходное состояние работы (изменяет временную фазу цикла его работы), сбрасывая в ноль накопитель7 ко входу в синхронизм и устанавливая накопитель 6 по выходу из синхронизма в состояние, соответствующеепоступлению на его вход (о)-гоимпульса, Ложные фазирующие комбинации, фор 55 мируемые в групповом сигнале вследствие случайного сочетания единиц и нулей информации и вьделяемые блоЕсли ложная синхрокомбинация сформируется на одних и тех же позициях в цикле меньше, чем К раз подряд (где К - установленный коэффициент1092745 накопления накопителя 7 по входу в синхронизм), то первое же отсутствие в контролируемый отрезок времени на выходе блока 1 выделения фазирующей комбинации импульса (при этом на первом выходе анализатора 3 формируется импульс) приводит к сбросу в ноль накопителя 7 по входу в синхрониэм и заряжает накопитель 6 по выходу из синхронизма 1 так как до этого он был заряжен до (4-1)-го импульса), сигнал с выхода которого поступает на другой вход элемента И И 4, подготавливая его к работе, Далее процесс поиска истинного синхросигнала осуществляется аналогично, При обнаружении истинного синхросигнала осуществляется заряд накопителя 7 по входу в синхронизм, сигнал с выхода которого сбрасывает накопитель 6 по выходу из синхронизма в ноль, т,е. принимается решение о нахождении устройства в состоянии истинно синфазной работы.В процессе работы устройства автоматическая установка требуемого коэффициента накопления накопителя 7 по входу в синхронизм осуществляется следующим образом.Импульсы, формируемые на выходе последнего разряда распределителя 5, подвергаются делению в делителе 9, период Т следования сигналов на выходе которого определяет время (например, М циклов работы распределителя 5), в течение которого изме- л 6рителем 8 производится измерение вероятности выделения фазирующих комбинаций. Все синхрокомбинации, выделенные за время Т (И циклов) блокомвыделения фазирующей комбинациизаписываются в измеритель 8, вследствие чего показания измерителя 8в момент поступления импульса на егосбросовый вход характеризуют среднюю 1 О частоту (вероятность за время Т) выделения фазирующих комбинаций, Попереднему фронту сигнала на выходеделителя 9 показания измерителя 8вводятся в формирователь 10 управля ющего сигнала, а по его заднему фронту сбрасывает в ноль измеритель 8.Формирователь управляющего сигнала 10преобразует код входного числа (сучетом того, что в одном цикле при нимаемых сообщений может содержатьсятолько одна истинная фазирующая комбинация) в код числа, который определяет коэффициент накопления накопителя 7 по входу в синхронизм. 11 ри 25 этом учитывается, что чем выше число, записанное в измеритель 8, темвыше для обеспечения высокой помехоустойчивости должен быть коэффициент накопления накопителя 7 по ЗО входу в синхронизм.Таким образом, в приемнике синхросигнала за счет автоматическогоизменения коэффициента накоплениянакопителя 7 по входу в синхронизм 35обеспечивается повышение помехоустойчивости и быстродействия. ВНИИПИ Заказ 3278/4Тираж 635 Подписное Филиал ППП "Патент", Ужгород, ул. Проектная, 4