Амплитудный дифференциальный дискриминатор

.8)видетельство СССК 29/00, 1975.Й огйегз.д МегЬос 1 з",иминатора ни ом дополнител го ко тор в льно го ий вход выходу ит к одн КБ-тип г ен с входо со ического элемен ателя льсов. ОСУДАРСТВЕННЬЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ К АВТОРСКОМУ(54) (57) АМПЛИТУДНЫЙ ДИФФЕРЕНЦИАЛЬНЫЙ ДИСКРИМИНАТОР для спектрометрического анализатора, содержащийдискриминаторы анализатора, содержащий дискриминаторы верхнего и нижнего уровней, входы которых соединены с входной шиной, триггер, первыйвход которого соединен с выходомдискриминатора верхнего уровня, авторой вход через логический элемент НЕ соединен с выходом формирователя импульсов и первым входов выходного логического элемента И, второй вход которого подключен к выходутриггера, о т л и ч а ю щ и й с ятем, что, с целью повышения точностивременной привязки выходного сигнала,в него введены дополнительный триггер КЯ-типа, дополнительные логичес кие элементы НЕ и И, генератор тока блок конденсаторов с переключателем и источник зарядного тока, первый в ход которого соединен с первым вхо дом дополнительного логического эле мента И, выходом дополнительного логического элемента НЕ и точкой соединения конденсаторов бло ка конденсаторов, вторая обкладка одного из которых соединена с общей шиной непосредственно, а вторые обкладки остальных конденсаторо соединены с общей шиной через переключатель, причем выходы генератора тока соединены с вторым входом дополнительного логического элемента и первым входом источника зарядного тока, второй вход которого соединен с выходом дискр уровня и К-вход триггера, КБ-типа, подключен к выходу логического элемен которого подключен дополнительного тр второй выход которо дополнительного лог НЕ и входом формиров1 10913Изобретение относится к ядернойэлектронике и может быть использовано при измерении амплитуд статистически распределенных импульсов вмедицине, биологии и других областях науки и техники,Известен амплитудный дифференциальный дискриминатор, в которомвыходной сигнал формируется с произвольным сдвигом относительно входного, а временный сдвиг уменьшается за счет введения схемы временнойпривязки (например, к вершине входного сигнала), сигнал с выхода которой задерживается и стробируетвыходной сигнал дискриминатора 1 .Однако такое выполнение дискриминатора приводит к значительному увеличению оборудования, поскольку схема временной привязки является сложным аналоговым устройством по сравнению с собственно дифференциальнымдискриминатором и имеет нелинейныйусилитель, дифференциатор, еще одиндискриминатор и дополнительную логику. Кроме того, дискриминатор непозволяет получить главную задержкувыходного сигнала, что ограничиваетего применение,Наиболее близким техническим ре 30шением к изобретению является амплитудный дифференциальный дискриминатор, который состоит из дискриминаторов нижнего и верхнего уровней,формирователя со схемой И и инвертором, а также триггером, блокирую- З 5щим схему И при срабатывании дискри"минатора верхнего уровня. В дискриминаторе выходной сигнал формируется спроизвольным сдвигом относительновыходного, так как генерация этогосигнала производится от заднегофронта дискриминатора нижнего уровняЬ 3.Недостатком известного амплитудного дифференциального дискриминатора является низкая точность временной привязки выходного сигнала,заключающаяся в том, что выходнойсигнал имеет большую неопределенность относитеЛьно входного. Это не 5 Опозволяет использовать дискриминатор в устройствах со схемами совпадений, многомерном анализе и др.Цель изобретения - повышение точности временной привязки выходного 55сигналаПоставленная цель достигаетсятем, что в амплитудный дифференциаль 11 2ный дискриминатор для спектрометрического анализа, содержащий дискриминаторы верхнего и нижнего уровней, входы которых соединены с входной шиной, триггер, первый вход которого соединен с выходом дискриминатора верхнего уровня, а второй вход через логический элемент НЕ соединен с выходом формирователя импульсов и первым входом выходного логического элемента И, второй вход которого подключен к выходу триггера, введены дополнительный триггер Б.Б-типа, дополнительные логические элементы НЕ и И, генератор тока, блок конденсаторов с переключателем и источник зарядного тока, первый выход которого соединен с первым входом дополнительного логического элемента И, выходом дополнительного логического элемента НЕ и точкой соединения конденсаторов блока конденсаторов, вторая обкладка одного из которых соединена с общей шиной непосредственно, а вторые обкладки остальных конденсаторов соединены с общей шиной через переключатель, причем выходы генератора тока Соединены с вторым входом дополнительного логического элемента И и первым входом источника зарядного тока, второй вход которого соединен с выходом дискриминатором нижнего уровня и К-входом дополнительного триггера РЯ-типа, 8-вход которого подключен к выходу дополнительного логического элемента И, третий вход которого подключен к одному выходу дополнительного триггера КЯ-типа, второй выход которого соединен с входом дополнительного логического элемента НЕ и входом формирователя импульсов.На чертеже представлена блоксхема амплитудного дифференциального дискриминатора.Амплитудный дифференциальный дискриминатор содержит входную шину 1, дискриминаторы нижнего 2 и верхнего 3 уровней, триггер 1, формирователь 5 импульсов и выходной логический элемент И 6, соединенный с выходом 7, Выход дискриминатора 3 верхнего уровня через триггер 8 подключен к второму входу выходного логического элемента И б, а выход формирователя 5 импульсов через логический элемент НЕ 9 - к второму входу триггера 8, Один выход триг3 1091гера 4 через логический элементНЕ 10 и логический элемент И 11 соединен со своим вторым входом, а второй выход подключен к второму входулогического элемента И 11.Выход логического элемента НЕ 10через блок 12 конденсаторов и переключатель 13 соединен с общей шиной, а также подключен к первомувыходу источника 14 зарядного тока.Выходы генератора 15 тока соединены с вторым входом логического элемента И 11 и первым входом источника 14 зарядного тока,Амплитудный дифференциальныйдискриминатор работает следующимобразом.Входной сигнал поступает на входную шину 1 и оба дискриминатора,а выходной сигнал появляется тольков случае, если срабатывает дискриминатор 2 нижнего уровня и не срабатывает дискриминатор 3 верхнегоуровня, т,е. импульс попадает в"окно", При этом сигнал проходит поцепи: дискриминатор 2 нижнего уровня, дополнительный триггер 4, формирователь 5, выходной логический элемент И б. Если срабатывает дискриминатор 3 верхнего уровня, то он припомощи триггера 8 запрещает прохождение сигнала через выходной логический элемент И б, причем сбрасьг.вается задним фронтом этого сигнала в исходное состояние через логический элемент НЕ 9.Импульс на дополнительном триггере 4, от заднего фронта которогогенерируется выходной сигнал, формируется следующим образом. В исходном состоянии выходной транзистор логического элемента НЕ 10 находится в насыщенном состоянии и;напряжение на первом конденсаторе 1 О152030 311 4блока 12 равно нулю. При срабатывании дискриминатора 2 нижнего уровня перебрасывается дополнительный триггер 4, его выходной транзистор запирается и указанный конденсатор начинает заряжаться входным током дополнительного элемента И 11. Входной ток источника 14 зарядного тока не заряжает первый конденсатор блока 12, так как на второй его вход подается отпирающий сигнал непо" редственно с дискриминатора 2нижнего уровня. После окончания импульса с дискриминатора 2 нижнего уровня ток заряда конденсатора увеличится вдвое за счет включениявходного тока источника 14 заряд-. ного тока. Процесс заряда продолжается до тех пор, пока не будетдостигнут порог срабатывания логического элемента И 11, который сбрасывает дополнительный триггер 4 висходное состояние и запускает формирователь 5Поскольку форма импульса в спектрометрическом тракте около вершинысимметрична, то изменение амплитуды входного сигнала в пределах ширины "окна" не приводит к сдвигу выходного сигнала. Регулировка задержки выходного сигнала осуществляется дискретно при помощи подключения дополнительных конденсаторов блока 12 через переключатель 13 и плавно при помощи сдвоенного регулирующего генератора 15 тока, который отбирает часть входных токов логическогоэлемента И 1 и источника 14 зарядного тока, не нарушая их равенства. Равенство входных токов логического элемента И 11 и источника 14 зарядно- го тока обеспечивается выполнением этих схем на интегральной технологии на одном кристалле.,Пилипенко ктор А,Огар орршиВЕ Е М 4 Ю е е м е ЙФа ЕФилиал ППП "Патент", г. Ужгород, ул. Проектная, 4 каз 3098/53 ВНИИПИ Госуда по делам 313035, Мосраж 862твенного комэобретений иа, ЖРауш Подпитета СССРоткрытийскан наб д.