Приемное устройство циклового фазирования

(19) 01) За) Н 04 Ь 7/08 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОЧНРЫТИЙ(56) 1, Авторское свидетельство СССРР 578670, кл. Н 04 Ь 7/08, 1976,2. Авторское свидетельство СССРР 873445, кл. Н 04 Ь 7/08, 1979(54)(57) ПРИЕМНОЕ УСТРОЙСТВО ЦИКЛОВОГО ФАЗИРОВАНИЯ, содержащее последовательно соединенные дешифраторсинхрогруппы, элемент ИЛИ, первый регистр сдвига и дешифратор заданногосостояния, счетчик циклов, тактовыйвход которого объединен с тактовымвходом первого регистра сдвига и тактовым входом дешифратора синхрогруппы и является тактовым входом устройства, о т л и ч а ю ш е е с я тем,что, с целью повышения помехоустойчивости в установившемся режиме, в него введены последовательно соединенные триггер и первый элемент И, последовательно соединенные второй элемент И, второй регистр сдвига и третий элемент И, выход которого подсоединен к информационному входу счетчика циклов, выход первого регистра сдвига через первый элемент. И подключен к второму входу элемента ИЛИ, выход дешифратора заданного состояния подсоединен к первому входу триггераи.дополнительному входу третьего элемента И, выход счетчика циклов подсоединен к второму входу второго регистра сдвига, второму входу . ду триггера и первому входу второго элемента И, второй вход которого под фЯ ключен к выходу дешифратора синхро- . фф группы. С:Изобретение относится к областипередачи цифровой информации и можетприменяться для циклового фазированияприемников синхронизации в устройствах повышения достоверности, телеграфии, телеметрии, передачи изображения 5и т.д,Известно приемное устройство цикловой синхронизации, содержащее последовательно соединенные стробирующийблок, ключевой блок, первую схему ИЛИ, 10регистр сдвига, первый дешифратор,счетчик комбинаций и блок выделенияфазирующего импульса, последовательно соединенные второй дешифратор,блок изменения периода деления иделитель частоты, выход которого подсоединен к второму входу стробирующегоблока, последовательно соединенныевторой элемент ИЛИ н триггер управления, выход которого подсоединен квторому входу ключевого блока, вход 20которого подключеы к первому входуэлемента умножения, второй вход которого объединен с вторым входом триггера управления и подключен к дополнительному выходу регистра сдвига, 25а выход элемента умножения подсоединен к второму входу первого элементаИЛИ и второму входу блока выделенияфазирующего импульса, выход которогоподсоединен к второму входу второго .30элемента ИЛИ и второму входу регистра сдвига Г 13.Недостатком данного приемного устройства цикловой синхронизации является большое время вхождения в синхро" 35низм при последовательном анализе циклов и низкая помехоустойчивость приискажении синхросигнала помехами.Наиболее близким техническим реше-,нием к изобретению является приемное 40устройство циклового фазирования, содержащее последовательно соединенныедешифратор синхрогруппы, элемент ИЛИ,первый регистр сдвига и дешифраторзаданного состояния, счетчик циклов,тактовый вход которого объединен с 45тактовым входом первого регистрасдвига и тактовым входом дешифраторасинхрогруппы и является тактовым входом устройства, выход первого регистра сдвига подсоединен к второму входу элеменТа ИЛИ, а выход дешифраторазаданного состояния подсоединен квходам фСброс" первого регистра сдвига и счетчика циклов 12 1,Недостатком изовестного приемного 55устройства циклового фаэирования является то, что в установившемся режиме при регулярном повторении нанекоторой позиции цикла ложной синхро-.группы и случайном искажении истинной синхрогруппы, может произойтиустановка счетчика циклов в ложнуюфазу, т.е. произойдет сбой цикловойсинхронизации, хотя истинные синхрогруппы будут приходить на заданнойпозиции цикла, Таким образом, в уста новившемся режиме известное устройство имеет недостаточную помехоустойчивость.Цель изобретения - повышение помехоустойчивости в установившемся режимеПоставленная цель достигается тем, что в приемное устройство циклового фаэирования, содержащее последовательно соединенные дешифратор синхрогруппы, элемент ИЛИ, первый регистр сдвига и дешифратор заданного состояния, счетчик циклов, тактовый вход которого объединен с тактовым входом первого регистра сдвига и тактовым входом дешифратора синхрогруппы и является тактовым входом устройства, введены последовательно соединенные триггер и первый элемент И, последовательно. соединенные второй элемент И, второй регистр сдвига и третий элемент И, выход которого подсоединен к информационному входу счетчика циклов, выход первого регистра сдвига через первый элемент И подключен к второму входу элемента ИЛИ, выход дешнфратора заданного состояния подсоединен к первому входу триггера и дополнительному входу третьего элемента И, а выход счетчика циклов подсоединен к второму вхо" ду второго регистра сдвига, второму входу триггера и первому входу. второ.- го элемента И, второй вход которого подключен к выходу дешифратора синхрогруппы.На чертеже представлена структурно-электрическая схема приемого устройства циклового фазирования.Приемное устройство циклового фазирования содержит дешифратор 1 синхрогруппы, элемент ИЛИ 2, первый регистр 3 сдвига дешифратор 4 заданного состояния, первый элемент И 5, триггер б второй и третий элементы Й 7 и 8, второй регистр 9 сдвига, счетчик 10 циклов информационный вход 11 и тактовый вход 12.Приемное устройство циклового Фазирования работает следующим образом.Информационная двоичная последова", тельность с информационного входа 11 устройства поступает на первый вход дешифратора 1, который при получении комбинации типа синхрогруппы генерирует на выходе отклик на синхрогруппу в виде импульса. Тактовые импульсы поступают на тактовый вход 12 устройства, стробируют импульсы отклика, а также поступают на счетный вход счетчика 10 цикла и на тактовый вход первого регистра 3 сдвига.В исходном состоянии счетчйк 10 цикла находится в случайной фазе, его выходные импульсы .не совпадают во времени с откликами на синхрогруппу с выхода дешифратора 1, поэтому на первый вход второго регистра 9 сдвига сигнал с выхода второго1085006элемента И 7 не поступает, а на так- его выходные импульсы будут,соответ- товый вход второго регистра 9 сдвига ствовать импульсам циклового фаэиропоступают сдвигающие импульсы, в ре- вания.зультате чего второй регистр 9 сдви- Кррме того, сигнал с выхода дега будет обнулен, а третий элемент шифратора 4 установит триггер б по И 8 открыт по второй группе входов. 5 первому входу в состояние, при коКроме того, выходные импульсы счет- тором его выходной сигнал закроет чика 10 цикла поддерживают триггер б по второму входу первый элемент И 5, ,по второму входу в таком состоянии, который будет закрыт в течение всего что его выходной сигнал разрешает следующего цикла, так как состояние прохождение "единиц" с выхода пер триггера б будет изменено только цивого регистра 3 сдвига через первый кловыми импульсами с выхода счетчика элемент И 5 н элемент ИЛИ 2 на его цикла 10, который придет на второй первый (информационный) вход. При- вход триггера б через и тактов, В емное устройство циклового фазиро- результате за цикл, когда первый вания наЧинает поиск циклового син- элемент И 5 закрыт первый регистр 315У хронизма. Первый отклик на синхро- сдвига будет очищен от накопленных группу с выхода дешифратора 1, че- в нем в режиме поиска "единиц", соотреэ первый вход элемента ИЛИ 2 посту- ветствующих как истинным так и ложпает на первый вход первого регистра ным откликам на синхрогруппу, по сдвига, записывается в его первом скольку кольцо между его последним разряде, а тактовые импульсы с так и первым разрядами будет разомкнуто. тового входа 12 начинают продвигать- С приходом следующего циклового имзаписанную единицу по первому ре- пульса с выхода счетчика,10 цикла на гистру сдвига 3. Поскольку длина цик-, второй вход триггера б первого элела фазирования равна п бит, а длина .мента И 5 вновь откроется и в первом первого регистра 3 сдвига равна 25 регистре 3 сдвига, опять начинается (и) разрядов, то через цикл пер- процесс накопления "единиц" для опревая записанная в регистр "единица, деления момента фазирования счетчипройдя с выхода последнего разряда ка 10 цикла. первого регистра 3 сдвига через от- Вместе с тем импульс циклового крытый выходным сигналом триггера б 30 фазирования с выхода счетчика 10 цикпервый элемент И 5 и элемент ИЛИ 2, ла совпадет на втОром элементе И 7 сокажется во втором разряде первого очередным истинным откликом на синрегистра 3 сдвига, Если эта первая хрогруппу с выхода дешифратора 1, "единица" соответствовала во времени запишется в первый разряд второго истинной синхрогруппе, то через и 35 Регистра сдвига 9, в результате чего тактов на этой же позиции цикла на третий элемент И 8 закроется по втовыходе дешифратора 1 должен появить- рой группе входов и будет закрыт до ся второй истинный отклик и в первый тех пор, пока во втором регистре 9 Разряд первого регистра 3 сдвига че- сдвига будет находиться хотя бы одна рез элемент ИЛИ 2 запишется соответ- единица". А "единицы" во втором рествующая ему "единица". Теперь по пе- гистре 9 сдвига будут присутствовать40рвому регистру 3 сдвига тактовыми им- до тех пор, пока цикЛовые импульсы с пульсами будут продвигаться две выхода счетчика 10 цикла будут сов"единицы" подряд. Таким образом, ес- падать во времени с истинными отклилн отклики на синхрогруппу с выхода ками на синхрогруппу с выхода дешифдешифратора 1 будут регулярно появляратора 1. Таким образом, приемное ется через и тактов на одной и той устройство циклового фазирования пеже позиции цикла, то в первых разря- . Решло в установившийся режим. .дах первого регистра 3 сдвига будутподряд записаны соответствующие иа Если теперь внутри цикла отклики един5 О на ложные синхрогруппы даже сгруппиЛожным откликам будут соответст- руются и вызовУт срабатывание дешифвовать случайно распределенные по ратора 4, то его выходной сигнал не первому регистру 3 сдвига единивызовет изменениЯ фазы счетчика 10В момент вцикла, поскольку он не пройдет чемомент времени, когда в первых рез закрытый по вторйм входам третий разрядах первого регистра 3 сдвига элемент И 8Кроме того, фаза счет- окажется количество единиц, задан-.чика 10 цикла не изменится и в том ное решающим правилом входа в синхро- случае, если при наличии ложных синниэм, дешифратор , подключенный к хрогрупп внутри цикла истинные син-. группе выходов первых разрядов перво- хрогруппы будут искажены. Очевидно, го регистра 3 сдвига выдает сигнал, 60 что допустимое количество подряд искоторый, пройдя через открытую во" каженных синхрогрупп определяет дли-. второй группе входов третий элемент ну второго регистра 9 сдвига. Иэ усИ 8, установит по входу установки на-;. тановившегося режима в режим поискачального состояния счетчик 10 цикла приемное устройство циклового фазиров состояние, в результате которого Я вания перейдет только в том случаеР10 В 5006 Составитель Т.ПоддубнякРедактор Н.Пушненкова Техред И.Метелева Корректор Л.пилипенко Заказ 2037/54 Тираж 635 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д.4/5 Филиал ППП фПатентф, г.ужгород, ул.Проектная,4если во втором регистре 9 сдвн га неостанется ни одной фединицыф, а этоможет произойти только в том случае,если количество подряд искаженныхсинхрогрупп будет больше количестваразрядов второго регистра 9 сдвига.Случайное искажение синхрогрупп невыведет приемное устройство цикловогофазирования из установившегося режима. Технико-экономическая эффективность предлагаемого приемного устройства циклового фазирования заключается в повышении помехоустойчивости при установившемся режиме за счет управ ления установкой фазы счетчика циклов 10 с помощью введенного второго регистра 9 сдвига, триггера б и элементов И 5,7 и В.