Цифровой амплитудный дискриминатор

(50 О. 06 У 7/02 ЯВПИСАНИЕ ИЗОБРЕТЕНИЯ ВИДЕТЕЛЬСТВУ 2 соер титии г о й едира,синаго г- расоединен синичное состретьегоровки раинеи с п спре- ервыГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Патент США Р 3811039,кл. 235-165, 1974.2. Авторское свидетельство СР 532858, кл. 0 06 Р 7/02, 1973(54) (57) ЦИФРОВОЙ АМПЛИТУДНЫЙКРИМИНАТОР, содержащий распределтель импульсов, три триггера, тэлемента НЕ, четыре элемента И,матор, один из входов которогодинен с шиной эталонных сигналодискриминатора, другой через ивый элемент НЕ - с шиной селектруемого сигнала дискриминатора,третий - с прямым выходом первотриггера, выход переноса сумматра подключен к входу установкинулевое состояние и через второэлемент НЕ к входу установки вничное состояние первого триггесчетный вход которого соединеншиной тактовых сигналов дискримтора, выход сигнала считыванияпределителя сигналов соединен спервыми входами первого .и второэлементов И, вторые входы которыподключены соответственно к прями инверсному выходам первого тргера, выход начальной установкипределителя сигналов свходами установки в едние первого, второго итриггеров, выход блокиделителя сигналов соед ми входами третьего и четвертогоэлементов И, вторые входы которыхподключены к шине тактовых сигналовдискриминатора, выход суеты сумматора соединен с третьими входамитретьего и через третий элементНЕ четвертого элемента И, выходы которых подключены к входам установкив "0" соответственно второго итретьего триггеров, инверсный выходвторого триггера соединен с третьимвходом первого элемента И, выходкоторого подключен к выходу второгоэлемента И и выходной шине дискриминатора, о т л и ч а ю щ и й с ятем, что, с целью повышения точности дискриминатора путем устранениянесимметричности селекции сигналовотносительно эталонного путем полного восстановления модуля разноспри отрицательном значении разносв него введены четвертые триггерэлемент НЕ, пятый элемент И и элемент ИЛИ, входы которого соединеныс инверсным и прямыми выходами соответственно третьего и четвертого,триггеров, а выход - с третьим входом второго элемента И, вход установки в единичное состояние четвертого триггера подключен к выходуначальной установки распределителясигналов, а вход установки в "0"с.выходом пятого элемента И,входыкоторого соединены соответственнос шиной тактовых сигналов дискриминатора, выходом суммы сумматораи через четвертый элемент НЕ с выходом блокировки распределителясигналов.Изобретение относится к областиавтоматики и вычислительной техники и может быть использовано дляселекции сигналов по величине разности между амплитудами селектируемого и эталонного сигналов, например, при сжатии данных в телеметрии.Известен цифровой амплитудный,дискриминатор на базе двоичногологико-арифметического устройства,содержащий триггеры, инверторы,элементы И, сумматор и распределитель сигналов Я ,Недостатком этого дискриминатора является его сложность и низкоебыстродействие, что ограничиваетвоэможность его использования в аппаратуре обработки данных для селекции сигналов, так как для выполнения каждой очередной операции необходим возврат результата предыдущей операции на вход устройства.Наиболее близким по техническойсущности к предложенному являетсяцифровой амплитудный дискриминатор,содержащий триггеры, инверторы,элементы И, сумматор, один из входовкоторого соединен с шиной эталонных сигналов, другой - через инвертор с шиной селектируемого сигнала,.а третий - с прямым выходом первоготриггера, выход переноса сумматораподключен к входу установки в нулевое состояние и через инвертор квходу установки в единичное состояние первого триггера, счетный входкоторого соединен с шиной тактовыхсигналов, и распределитель сигналов,первый выход которого соединен свходами первого и второго элементов И, другие входы которых подключены к прямому и инверсному выходампервого триггера соответственно,второй выход распределителя соединен с входами установки в единичноесостояние первого, второго и третьего триггеров, а третий выход распределителя через третий и четвертый элементы И, другие входы которых подключены к шине тактовых сигналов, соединен с входами второго итретьего триггеров, инверсные выходы которых подключены к соответствующим входам первого и второгоэлементов И, выход сумматора - квходу третьего элемента И и черезинвертор - к входу четвертого элемента И, а выходы первого и второгоэлементов И - к выходу дискриминатора.Недостатком описанного дискриминатора является несимметричностьселекции сигналов относительноэталонного, возникающая в результате неполного восстановления модуляразности при отрицательном значении разности с потерей единицы младшегоразряда модуля, что приводит к потере точности при селекции сигналов,когда допустимая разность междуэталоном и селектируемым сигналамимала и сравнима со значением единицымладшего разряда.Цель изобретения - повышение точности работы дискриминатора. 0 поставленная цель достигаетсятем, что в цифровой амплитудныйдискриминатор, содержащий распределитель импульсов, три триггера, триэлемента НЕ, четыре элемента Я, сум матор, один из входов ко,;,ро:о соединен с шиной эталонных сигналовдискриминатора, другой через первыйэлемент НЕ - с шиной селектируемогосигнала дискриминатора, а третийс прямым выходом первого триггера,выход -. ереноса сумматора подключенк входу установки в нулевое состояние и :ерез второй элемент НЕ к входу уст",овки в единичное состояниепервого триггера, счетный вход кото рого соединен с шиной тактовыхсигналов дискриминатора, выход сигнала считывания распределителя сигналов соединен с первыми входамипервого и второго элементов И, вто рые вход 5 которых подключены соответственно к прямому и инверсномувыходам первого триггера, выход начальной установки распределителясигналов соединен с входами установ ки в единичное состояние первого,второго и третьего триггеров, выходблокировки распределителя сигналовсоединен с первыми входами третьегои четвертого элементов И, вторые 40 входы которых подключены к шине тактовых сигналов дискриминатора, выходсуммы сумматора соединен с третьимивходами третьего и через третий элемент НЕ четвертого элемента И, вы ходы которых подключены к входамустановки в "О" соответственно второго и третьего триггеров, инверсныйвыход второго триггера соединен стретьим входом первого элемента И,выход которого подключен к выходувторого элемента И и выходной шинедискриминатора, введены четвертыетриггер и элемент НЕ, пятый элемент И и элемент ИЛИ, вход которогосоединен с инверсными и прямыми 55 выходами соответственно третьего ичетвертого триггеров, а выход - стретьим входом второго элемента И,вход установки в единичное состояние четвертого триггера подключен 60 к выходу начальной установки распределителя сигналов, а вход установки в "О" - с выходом пятого элемента И, входы которого соединены соответственно с шиной тактовых сигналов дискриминатора, выходом суммы40 сумматора и через четвертый элемент НЕ с выходом блокировки распределителя сигналов.На чертеже представлена функциональная схема устройства.Дискриминатор содержит шины 1-3, сумматор 4, распределитель сигналов 5, триггеры 6-9, элементы НЕ 10-13, элементы И.14-18 и элементы ИЛИ 19.Дискриминатор работает следующим 10 образом.По шине 3 на вход распределителя сигналов 5 осуществляется подача тактовых сигналов, причем полный цикл работы дискриминатора состоит 15 из числа тактов, на единицу большего разрядности сравниваемых операндов. При этом распределитель сигналов 5 в пределах одного цикла формирует следующие сигналы: на вы ходе 20 сигнал в начальной части первого такта, осуществляющий установку в единичное состояние триггеров 6-9, на выходе 21 - сигнал, запирающий в течение первых тактов элемены И 16 и 17 и благодаря элементу НЕ 12 удерживающий в открытом состоянии в это же время элемент И 18, на выходе 22 - сигнал, разрешающий на последнем такте цикла отпирание элементов И 14 и 15 и считывание сигналов результата сравнения.Число и определяет максимальное значение модуля разности между селектируемым и эталонным сигналами, при котором эти сигналы признаются равными (например, при п=З максимальное значение модуля разности составляет 111).Начиная с первого такта в сумматор 4 синхронно с тактовыми сигналами поступают код селектируемого сигнала по шине 1 через элемент НЕ 13 и код эталонного сигнала по 45 шине 2. Подача кодов осуществляется младшими разрядами вперед. Благодаря элементу НЕ 13 код селектируемого сигнала преобразуется в обратный код, а благодаря начальной установке триггера б в единичное состоянце, вследствие чего на вход значения переноса сумматора 4 в первом такте поступает единичный сигнал, этот код далее преобразуется в дополнительный, в результате на выходе суммы 23 сумматора 4 в пределах цикла последовательно формируется значение разности между эталонным и селектируемым сигналами. При этом значение переноса в следующий разряд записывается в 60 каждом такте в триггер б благодаря подаче на его управляющие входы сигнала с выхода 24 переноса сумматора 4 и подаче на его счетный вход такто вых сигналов с шины 3. 65 В процессе Формирования значенияразности на выходе 23 сумматора 4возможны следующие ситуации. Селектируемый сигнал меньше эталонного сигнала. В этом случае на выходе 23 сумматора разность формируется в прямом коде, а к последнему такту триггер б оказывается в состоянии, при котором на его прямом выходе присутствует единичный сигнал, Если при этом величина модуля разности оказывается меньше допустимой, в тактах, следующих за п-м, единичные сигналы на выходе 23 сумматора не возникают и триггер 7 к концу цикла остается в состоянии, при котором на его инверсном выходе присутствует нулевой сигнал, удерживающий элемент И 14 в закрытом состоянии, и на последнем =акте ника- кие сигналы на вход 25 дискриминатора не поступают, Если величина модуля разности оказывается больше допустимой, в тактах, следующих за п-м, возникает хотя бы один единичный сигнал на выходе 23 сумматора 4, триггер 7 перебрасывается, открывая элемент И 14, и в последнем такте возникает сигнал на выходе 25 дискриминатора.Селектируемый сигнал больше эталонного сигнала. В этом случае на выходе 23 сумматора разность формируется в дополнительном коде, а к последнему такту триггер 6 оказывается в состоянии, при котором на его инверсном выходе присутствует единичный сигнал. Если при этом величина модуля разности оказывается больше допустимой, в тактах следующих за п-м, на выходе 23 сумматора 4 возникаетхотя бы один нулевой сигнал, преобразуемый в единичный элементом НЕ 11, триггер 8 перебрасывается, открывая через элемент ИЛИ 1 элемент И 15, и на выходе 25 дискриминатора в последнем такте возникает сигнал. Если величина модуля разности оказывается меньше допустимой, в тактах, следующих за п-м, нулевые сигналы на выходе 23 сумматора 4 не возникают и триггер 8 к концу цикла остается в состоянии, при котором на его инверсном выходе присутствует нулевой сигнал. Если же, однако, в пределах первых тактов на выходе 23 сумматора возникают одни нулевые сигналы, они не изменяют состояния триггера 9, в результате чего к концу такта на его приемном выходе сохранится единичный сигнал, что также приводит к отпиранию элемента И 15 и появлению сигнала на выходе 25 дискриминатора, Если же в пределах этих тактов на выходе 23 сумматора 4 возникает хотя бы один единичный1073769 снгнал, триггер 9 перебрасывается,на его прямом выходе к концу такта оказывается нулевой сигнал который на результат анализа не влияет.Выполняемая с помощью триггера 9операция эквивалентна операции восстановления прямого кода разностидля этого единственного ее значения(когда в младших разрядах дополниоставитель Е. Ивановаехред Л.Пилипенко Коррек ираж 699рственногозобретенийЖ, Рауш каз 331/48 Подписета СССРрытийаб., д. 4/ ВНИИПИ Госпо делам113035, Москв ом о аялиал ППП "Патент", г, Ужгород, ул. Проектн Редактор Л. Веселовская тельного кода разности содержатся одни нули, а во всех старших разрядах - одни единицы).Таким образом, предложенный дискриминатор позволяет симметрировать поле допустимых отклонений селектируемого сигнала относительно эталонного и, следовательно, повысить точность его работы,