Фазовый дискриминатор

ИЖИ СОВЕТСКИХИ,ИВЛЮМУОМПРЕСПУБЛИК ПЮ 01 50 Н .03 0 13/О ИСДНИЕ ИЗ 0 БЕЕТЕНиЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫПФ АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) 1. Авторское свидетельство СССР 9 497708, кл. Н 03 0 13/00,07.06.74,2, Авторское свидетельство СССР В 652685, кл. Н 03 Ъ 13/00,29,09.76 (прототип) .(54)(57) ФАЗОВЫЙ ДИСКРИМИНАТОР, содержащий, пять элементов И, два инвертора, ливию задержки и два РЗ-триггера, выход первого из которых соединен с первым входом первого элемента И, выход которого соединен с выходом 1 Отставание устройства, первый вход первого ЯВ-триггера соединен с выходом второго элемента И, первый вход которого подключен к сигнальному входу устройства, выход третьего элемента И соединен с выходом 10 пережевиефф устройства, первый вход - с выходом второго ЙЗ-триггера, первые входы четвертого и пятого элементов И соединены с выходами соответственно первого и второго инверторов, о т .л и ч а ю щ и й с я тем, что, с целью расширения полосы пропускания и повышения надежности .работы, в него введен О-триггер, тактовый вход которого соединен с опорным входом устройства, входом первого инвертора, вторив входами второго и пятого элементов И и вторьм входом третьего Элемента И, третий вход которого через линию задержки соединен с выходом четвертого элемента И, второй вход которого соединен с входом второго инвертора, сигнальньи входом устройства и информационным входом п-триггера,пря-мой выход которого соединен с четвертым входом третьего элемента И, а инверсный - с вторым входом первого элемента И, третий вход которого соединен с выходом пятого элемента И, первый вход которого соединен с первым входом второго 18-триг гера, второй вход которого соединен. с выходом первого инвертора и вторыа входом первого В)-триггера.Изобретение относится к импульсной технике и может быть использовано в устройствах синхронизации с дискретным управлением.Известен Фазовый дискриминатор,содержащий две линии задержки, четы ре элемента И, три инверторацваэлемента ИЛИ и счетный триггер 1 П .Недостаток данного устройства заключается в повышенной чувствительности к изменению частоты опорного 10 сигнала, что ведет к погрешностям в работе устройства.Наиболее близким,к предлагаемому является Фазовый дискриминатор, содержащий шесть элементов И, три ин вертора, линию задержки и два 18- триггера, выход первого из которых соединен с первым входом первого элемента И, выход которого соединен с выходом Отставание устройства, первый вход первого К 8-триггера сое-. , динен с выходом второго элемента И, первый вход которогоподключен к сигнальному входу устройства, выход третьего элемента И соединен с выходом Опережениефф устройства, а его первый вход - с Выходом второго 1 э-триггера, первые входы четвертого и пятого элементов И соединены с выходами соответственно первого и второго инверторов, кроме того, вход первого инвертора через линию за,цержки соединен с опорным входом устройства и вторым входом четвертого элемента И, выход которого соединен через третий инвертор с вто ром входом второго элемента И и не" посредственно с вторым входом пятого и первым входом шестого элементов И, выход последнего соединен с вторым входом третьег элемента и, первым 40 входом второго 8-триггера и вторым входом первого элемента И, третий вход которого соединен с вторым выходом второго 13-триггера, второй вход которого соединен с первым 45 входом первого ЙЗ -триггера, второй вход которого подключен к выходу пятого элемента И, а вход второго инвертора и второй вход шестого элемента И подключены к сигнальному входу устройства.23.Недостатком известного устройства является его узкополосность и в результате этого низкая надежность ра" боты, так как любой уход параметров линии задержки от номинальных, а также любое изменение частоты входного сигнала приводит к искажению выходной информации устройства.Цель изобретения - расширение полосы пропускания и повышение надеж ности работы. фазового дискриминатора.Поставленная цель достигается тем, что в устройство, содержащее пять элементов И, два инвертора, линию за" держки и два РЗ -триггера, Выход пер вого из которых соединен с первым входом первого элемента И, выход ко.торого соединен с выходом фОтставаниеустройства,первый вход первого Х 8-триггера соединен с выходом второго элемента И, первый вход которого подключен к сигнальному входу устройства, выход третьего элемента И соединен с выходом 1 фОпереженне устройства, первый вход - с выходом второго %8 -триггера, первые входы четвертого и пятого элементов И соединены с выходами соответственно первого и второго инверторов, введен О-триггер, тактовый вход которого соединен с опорным входом устройства, входом первого инвертора, вторыми входами второго и пятого элементов И и вторым входом третьего элемента И, третий вход котброго через линию задержки соединен с выходом четверто. - го элемента И, второ 13 вход которого соединен с входом второго инвертора, сигнальным входом устройства и информационным входом Э-триггера, прямой выход которого соединен с четвертым входом третьего элемента И, а инверсный - с вторым входом первого элемента И, третий вход которого соединен с выходом пятого.элемента И, первый вход которого соединен с первым входом второго 8 - триггера, второй вход которого соединен с выходом первого инвертора и вторым входом первого Ю,триггера.На чертеже приведена структурная схема Фазового дискриминатора.Фазовый дискриминатор содержит первый элемент И 1, выход которого соединен с выходом 2 фОтставание, первый вход элемента 1 соединен с выходом первогоЪ -триггера 3 первый вход которого соединен с выходом ,второго элемента И 4, первый вход элемента 4 подключен к сигнальному входу 5 устройства, выход третьего элемента И б соединен с выходом 7 Опережение устройства, а его первый вход - с выходом второгой 5 - триггера 8, первые входы четвертого и пятого элементов И 9 и 10 соединены с выходами соответственно первого и второго инверторов 11 и 12, тактовый вход 0-триггера 13 соединен с опорным входом 14 устройства, входом инвертора 11, вторыми входами элементов 4, б и 10, третий вход элемента б через линию 15 задержки соединен с выходом элемента 9 второй вход которого соединен с входом инвертора 12, сигнальным входом 5 и информационнйм входом Р-триггера 13, прямой выход которого соединен с четвертым входом элемента 6, а инверсный - с вторым входом элемента 1, третий вход которого соединен с выходом элемента 10, первый вход которого соединен с первым входом кВ-триггера 8, второй входкоторого соединен с выходом ннвертора 11 и вторым входом 3 -триггера 3.Устройство работает следующимобразом.На информационный вход Э -триггера 13 поступает сигнал с сигнального входа 5, на тактовый вход - сопорного входа 14 (частота опорногосигнала ниже частоты входного). Если передний фронт сигнала на информационном входе Ь-триггера 13 опережает передний фронт сигнала на еготактовом входе, то на его прямом выходе установится единичный уровень,который поступаст на вход элемента 6и разрешает формирование сигнала наего выходе, Напротив, нулевой уровень с инверсного выхода Э-триггера13 поступает на вход элемента 1 изапрещает Формирование каких-либосигналов на его выходе, Если же передний фронт сигнала на информационном входе Ь-триггера 13 отстает отпереднего фронта сигнала на его тактовом входе, то разрешается формирование сигналов на выходе элемента 1и запрещается на выходе элемента б,Таким образом, состояние Э-триггера 13 определяет знак отклонения. Фазйвходного сигнала от фазы опорногосигнала. Для формирования сигналана выходе 7 на входы элемента 9 подается проинвертированный инвертором 11 сигнал с входа 14 и сигналс входа 5. Сигнал .с выхода элемента9 поступает через линию 15 на вход 35элемента 6.Ливия задержки в предлагаемомустройстве необходима для выделенияучастка полезного сигнала (в преде-.лах полупериода входного сигнала), 40поступающего с входа 5, и величинавремени задержки может составлять0,75-1,5 периода этого сигнала. Стро-.бирование полезного сигнала после линии 15 осуществляется 13-триггером 8подачей соответствующего уровня навход элемента б,Для Формирования сигнала на выходе 2 используется стробирование полезного сигнала при помощи 3-триггера 3 подачей соответствующегоуровня на вход элемента 1.Сигнал Опережением формируется следующим образом. Сигнал единичного уровня с выхода инвертора 11поступает на второй (нулевой) вход55кЗ-триггера 8 и создает на его выходе (прямом) нулевой уровень, кото-.рый запрещает формирование сигналов на выходе элемента б, К моментуже появлейия полезного сигнала на вы ходе линии 15 на втором входе%8 -триггера 8 единичный уровень сменится нулевым, а на первый (единичный)вход этого триггера с выхода инвертора 12 поступит единичный уровень,который переключит Ю -триггер 8 вединичное состояние, разрешающее формирование сигнала на выходе элемента б. Послеформирования на выходе 7сигнала нулевой уровень на выходеинвертора 11 сменится на единичный,который переключит И -триггер 8 внулевое состояние,Сигнал ффОтставаниеф формируется следующим образом, При отсутствииполезнога сигнала на третьем входеэлемента 1 на первый его вход с выхода (прямого) М -триггера 3 поступает нулевой уровень, запрещая формирование сигнала на выходе 2. Разрешающий сигнал с выхода 3 -тригге-.ра 3 поступает в момент, когда наего втором (еднничном) входе с выхода инвертора 11 появится единичный уровень. Полезный сигнал с выхода элемента 10, образованный изсигнала на опорном входе 14 и проинвертированный инвертором 12 сигнала ка сигнальном входе 5, поступаетна третий вход элемента 1, при этомна выходе этого элемента Формируется импульс. После этого единичныйуровень на выходе инвертора 11 сменяется нулевым, а единичный уровеньс выхода элемента 10 переключит %8 триггер 3 в нулевое состояние.Таким образом, если переднийфронт импульса на сигнальном входеопережает передний фронт импульсана опорном входе, то формируетсясигнал на выходе 7, в противном случае - на выходе 2, при этом частотавходных сигналов может изменяться вшироком диапазоне.Введение дополнительного элемента Ь -триггера и новых связей междуэлементами приводит к тому, чтосравнение входных сигналов по Фазеосуществляется непосредственно, а непосле задержки одного из них в ли"нии задержки как в прототипе, чтопозволяет в широких пределах менятьзадержку сигнала в линии по сравнению с периодом импульсов на сигнальном входе, т.е. расширяет полосупропускания фазового дискриминатора.Кроме того, повышается надежность работы фазового дискриминатора, так каки при изменении в широких пределахинтервала запаздывания сигнала в линии задержки, и при отклонении частоты сигнала на сигнальном входе отноминальной, качество работы устройства не ухудшается.Таким образом, при ойтимальномвыборе интервала запаздывания сигнала в линии задержки сяя в предлагаемом фазовом дискриминаторе, равном оп 4/34 р, где 1 с - средняячастота диапазона, в которой можетперестраиваться частота входного сигнала, фазовый дискриминатор обладаетотносительным диапазоном рабочихчастот, равным 66.1070 б 84 тавитель А. Соколовред М.Тепер Корректор А, Тяско Ковал Редак 1702/53 ак иал ППП ффПатент д, ул, Проектная, Тирав 862НИИПИ Государственногпо делам изобретений35, Москва, Ж, Рауш Подписноекомитета СССРоткрытийкая наб., д, 4/