Интегратор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 19) П 1) 667 1 ЕНИ ТВУ К АВТОРСКОМ динелока, ходвыхоГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗ.(46) 23, 12, 83, Бюл, Р 47 , (72) Н.Н.Баламатов и Г.И.Кузнецов (7.1) Московский ордена Ленина, ордена Октябрьской Революции и ордена Трудового Красного Знамени государственный университет им. М.В.Ломоносова(56) 1. Патент Японии Р 8115027, кл. О 06 0 7/18, опублик. 1980.2, Авторское свидетельство СССР М 802960 кл. 6 06 6 7/186, 1980,3. Авторское свидетельство СССР 9 148541 кл, С. 06 6:7/184 1961 (прототип)(54)(57) ИНТЕГРАТОР, содержащий последовательно соединенные пре- обраэователЬ напряжения в ток и первый ключ, между выходом которого и шиной нулевого потенциала включен генератор тока, интегрирующий конденсатор, одна обмотка, которого соединена с шиной нулевого потенциала, формирователь управляющих импульсов, выход которого сое динен с управляющим входом первого ключа, о т л и ч а ю щ и й с я тем, что, с целью расширения динамического диапазона интегрируемых сигналов, в него введены компаратор, второй. ключ, пороговый блок, интегрирующий блок, коммутатор, группа интегрирующих конденсаторов блок памяти, дешифратор, блок выделения заднего фронта, группа комаф параторов и источник опорных напряжений, выходы которого подключены .к первым входам компараторов группы, вторые входы которых сое ны с выходом интегрирующего б вход интегрирующего блока и в порогового блока подключены к .ду второго ключа, вход которого является входом интегратора, а уп-, равляющий вход соединен с выходом формирователя управляющих импульсов, выход порогового блока соединен с установочными входом интегрирующего блока, первьм входом формирователя управляющих импульсов и через блок выделения заднего фронта с управляющим входом блока памяти, ,выходы которого являются выходами Е кода поддиапазона интегратора и подключены к управляющим входам коммутатора, а выходы через дешифратор соединены с выходами компараторов группывход коммутатора подключен к выходу первого ключа, первый выход - к.второй обкладке интегрирующего конденсатора, а другие вы- ходЫ через соответствующий интегрирующий конденсатор группы - к шине нулевого потенциала, входы компаратора соединены соответственно с.выходом преобразователя напряжения в.ток и выходом первого. ключа, выход, являющийся выходом аналогового интегратора, подключен к второму входу формирователя управляющих импульсов и блокировочным входом генератора тока, а стробирующий вход - к выходу Формирователя управляющих импульсов.Изобретение относится к автоматике и измерительной технике и может быть использовано в цифровых системах измерения площади статически распределенных видеоимпульсов с мед" ленно меняющейся во времени амплитудой и длительностью.Известен интегратор, состоящий из операционного усилителя и интегрирующего конденсатора, включен ного в цепь обратной связи опера" ционного усилителя 11. Одним из недостатков такого устройства является ограниченный динамический диапазон интегрируемых сигналов. Для рас ширения динамического диапазона в цепь обратной связи включают группу конденсаторов и ключей и применяют соответствующее устройство управления, Переключение конденсаторов про исходит при достижении выходным на- пряжением определенного, уровня.Невысокое быстродействие совре- менных операционных усилителей не позволяет строить высокочастотные интеграторы видеоимпульсов длительностью менее единиц микросекунд. Описанному устройству также свойственны погрешности, связанные с переходными процессами при пере-. ключении накопительных конденсаторов во время действия входного сигнала.Известен интегратор, состоящий из блока преобразования напряжения интегрируемого сигнала в ток и накопительного конденсатора 2.Недостатком такого интегратора является ограниченный динамический диапазон интегрируемых сигналов.Наиболее близким к предлагаемому интегратору является интегратор, состоящий из последовательно соединенных блока преобразования напряжения в ток и аналогового ключа. Между выходом аналогового ключа и общим проводом параллельно включены интегрирующий конденсатор и генератор стабильного разрядного тока. Формирователь управляющего сигнала подключен к управляющему входу аналогового ключа. В .исходном состоянии интегрирующий конденсатор разряжен. В данном интеграторе реализуется принцип двухтактного интегрирования. В течение первого такта, длитель, ность которого опредщяется дли" тельностью импульса, подаваемого на Формирователь управляющего сигнала внешним устройством, происходит заряд конденсатора током, пропорциональным входному напряжению, а в течение, второго такта - разряд стабильным током до исходного состоянияВ течение первого такта .ключ . замкнут а генератор разрядного то, ка закрыт.управляющим сигналом .и не влияет на заряд, конденсатора. Втечение второго такта ключ . разомкнут, а генератор стабильного токавключен. Нетрудно показать, что,эавремя действия входйого видеоимпульса 7 конденсатор С зарядится донапряжения огде К - коэффициент передачи блока преобразования напряжения в ток; Оз (Ц - напряжение. входного вйдеоимйульса 13 .Очевидно, что время разряда конденсатора стабильным током до исходного состояния составит 10 15 3 ею ффо 20 шиной нулевого потенциала, формирователь управляющих импульсов, выходкоторого соединен с управляющим входом первого ключа, введены компаратор, второй ключ, пороговый блок, интегрирующий блок, коммутатор, группа интегрирующих конденсаторов, блок памяти,. дешифратор,блок выделения заднего Фронта, груп;,Таким образом, длительность импульса на выходе интегратора оказывается пропорциональной площади вход-ного сигнала.Однако интегратор имеет ограниченный динамический диапазон точногоизмерения площадей входных сигналов,кроме того, необходим сигнал синхро 30 .ниэацииОграниченность динамического диапазона вытекает иэ того, что моментразряда интегрирующего конденсаторадо исходного состояния фиксируется35 компаратором с ошибкой. Поэтому существует некоторое наименьшее времяразряда интегрирующего конденсатора,фиксируемое с точностью не хуже заданной. Максимальное же время разряда определяется максимальнык напряжением, до которого может зарядитьсяконденсатор в течение первого такта.Очевидно, что это напряжение не может быть больше, чем напряжение питания блока преобразования напряжения в ток.Целью изобретения является расширение динамического диапазона интегрируемого сигнала,Указанная цель достигается тем,что в интегратор, содержащий последовательно соединенные преобразователь напряжения в ток и первый ключ,между выходом которого и шиной нуле-вого потенциала включен генератор55 тока, интегрирующий конденсатор,одна обкладка которого соединена спа компараторов и источник опорных ,напряжений, выходы которого подключены к первым входам компараторов группы,вторые входыкоторых соединены с выходом интегрирующего блока, вход ин-, тегрирующего блока и вход порогового блока подключены к выходу второго . :ключа, вход которого является входом интегратора, а управляющий вход соединен с выходом формирователя управляющих импульсов, выход порогового блока соединен с установочным входом интегрирующего блока, первым входом Формирователя управляющих импульсов и через блок выделения заднего фронта с управляющим входом блока, памяти, выходы которого являются выходами кода поддиапаэона интегратора и подключены к управляющим входам коммутатора,а выходы череэ- дешифратор соединены с выходави ком-, 20параторов группы, вход коммутатора подключен к выходу первого ключй, первый вйход - к второй обкладке интегрирующего конденсатора, а дру.гие выходы через соответствующий ин-,25 тегрирующий конденсатор группы - к шине нулевого потенциала, входы компаратора соединены соответственно с выходом преобразователя напряжения в ток и выходом первого ключа, выход,30 являющийся выходом аналогового интег.4 ратора, подключен к второму входу . формирователя управляющих импульсов и блокировочньвс входом генератора Рока, а стробирующий вход - к выхо ду формирователя. управляющих импульсов.На чертеже изображена блоксхема предлагаемого интегратора.Интегратор содержит первый ключ 1, преобразователь 2 напряжения в ток, 40 ,второй клют 3, Формирователь 4 управ ляющих импульсов, генератор 5 тока, компаратор б, пороговый блок 7, интегрирующий блок 8, источник 9 опорных напряжений, группу компараторов 45 10, дешифратор 11, блок 12 памяти,блок 13 выделения заднего фронта,коммутатор 14, интегрирующий конденсатор 15, группу интегрирующих конденсаторов 16.Интегратор работает следующим 50 образсж.В исходном состоянии (при отсутствии входного сигнала) напряжениена выходах Формирователя 4, компаратора 6 и порогового блока 7 соответствует уровню логического нуля. При этом ключи 1 и 3 замкнуты, компаратор б и генератор 5 тока закрыты. Один из интегрирующих конденсаторов, например, 15, подключен че:.; 60 рез коммутатор 14 и ключ 3 к выходу преобразователя 2 напряжения в ток и заряжен до некоторого исходного напряжения Фяцц-.Конденсаторинтегрирующего блока 8 разряжен. 65 Поступающий на вход интегратора видеоимпульс заряжает интегрирую,щий конденсатор .15. Пороговый блок 7 вырабатывает прямоугольный строб, совпадающий во времени.с входным видеоимпульсом, по заднему фронту строба происходит смена уровня на выходе Формирователя 4, ключи 1 и 3 размыкаются. Интегрирующий конден-. сатор,15 отключается от преобразователя 2 напряжения в .ток, который быстро возвращается в исходное .состояние, и на его выходе устанавливается напряжение О, . Одновременно с размыканием ключа 5 .открывается компаратар 6, который выполнен стро-, бируемым, Как только разность напряжений между выходом преобразователя 2 и входом коммутатора 14 (напряжение на котором будет определяться напряжением на,интегрирующем конденсаторе) превысит порог срабатывания компаратора 6, произойдет смена уровня напряжения ка его выходе, что вызовет включение генератора 5 тока. Таким образом, передний фронт импульса на выходе компаратора б совпадает с началом разряда интегрирующего конденсатора 15,Задний фронт. сформируется в момент, когда интегрирующий конденсатор раз 4 рядится до исходного напряжения Оя (предполагается, что время установления напряжения 0 на выходе преобразователя 2 напряжения в ток меньше, чем наименьшее время разряда.интегрирующего конденсатора) . Таким образом длительность импуль, - са на выходе интегратора равна времени разряда интегрирующего конденсатора до исходного состояния, которое пропорционально площади входного видеоимпульса. Размыкание ключа 1 исключает сбоив работе интегратора во время формирования выходного сигнала. По заднему фронту выходного сигнала устанавливается исходный уровень логического 10 на выходе Формирователя М, что вызывает запирание компаратора б и замыкание ключей 1 и 3 (в качестве формирователя управляющих импульсов 4 может быть использован ВЗ-триггер, устанавливаемый и сбрасываевазй через схемы выделения заднего Фронта По заднему фронту выходного сигнала также происходит запирание генератора 5 тока. Интегратор вернулся в исходное состояние и готов к интегрированию следующего видеоимпульса.Рассмотрим процесс переключения поддиапаэонов интегрирования. Уро" вень логической единицы, действующей иа выходе порогового блока 7 при наличии входного видеоимпульса, открывает интегрирующий блок З,осу1062726 ЮФАНУ . ипИ Заказ 10220/51 Тираж 706 Подписное,илиал ППП фПатентф, г.ужгород,ул.Проектная,4 ществляющий грубое. интегрирование, выходное напряжение этогоблока Уи непрерывно сравнивается с опорным напряжением компараторами группы компараторов 10. Код, образующийся на выходах компараторов, преобразуется в позиционный код дешифратором 11. ПустьЕУЕ 2 .)Е и ЕПги УЕ.+Тогда на выходах компараторов 10 1 Д установится уровень логиической единицы, а на остальных - уровень логического нуля. При этом на 1-м выходе дешифратора 11 должен установиться уровень.логической единицы. Омевидно, что выбор подл диапазона точйого интегрирования можно осуществить лишь после .окончания выходного видеоимпульса. Со-. ответственно, позиционный код с дешифратора 11 записывается в блок 12 памяти по имупльсу, вырабатываемому блоком 13 выделения заднего фронта по заднему фронту порогового блока 7. на этом процесс формирования позиционного кода поддиапазона,заканчивается. Возврат порогового блока в исходное состояние вызывает принудительный. разряд емкости интегрирующего блока 8.Очевидно, что переключение поддиапазонов будет происходить после значительного измененияпараметров входных импульсов. До этого момен" та будет происходить лишь подтверждение кода, записанного в блок памяти.Таким образом, видеоимпульс, по которому происходит переключение подс диапазона, интегрируется с ошибкой, последующие - с высокой точностью.Предлагаемый интегратор позволяет расширить динамический диапазон измеряемых сигналов и автоматизировать процесс измерений в тех случаях, ког да требуется измерить суммарный интеграл длительной последовательности статистически распределенных им- пульсов с медленно меняющимися параметрами или требуется измерить интеграл одного из серии импульсов.Дальнейшая цифровая обработка результатов измерений упрощается в виду того, что диапазон изменения длительности выходного сигнала интег ратора зависит от числа поддиапазо 4 нов интегрирования и может быть выбран достаточно узким. Предлагаемый интегратор может быть использован в приборах ядерной техники (измерители интенсивности и дозы излучения ускорителей заряженных частиц), в магнитных измерениях (в индукционных датчиках, при-ь меняемых при контроле технологичесгф ких процессов) .