Устройство синхронизации равнодоступной многоадресной системы радиосвязи

(1 Е (1 9 а) Н ФОБРЕТЕНИ ОПИСАНИ,ЕЛЬСТВУ Лловецки М,А., Осностем переда-с, 117 ельство СССР б1967 (про(54) (57) УСТРОВС 1 ВО СИНРОНИЗАПИИИанОДОСжЩНОй МНОГОАДРВСНОй СИСтЕИЫРАДИОСВЯЗИ, содержащее опорный генератор,.последовательно соединенныедещифратор, блок фазирования и канальный распределитель, последовательносоединенные блок тактовой:синхронизации и счетчик импульсов, а также блокканальной синхронизации, о т л и ч аУДф СТВЕННЫИ КОМИТЕТ СССДЕЛАМ ИЗОТ.:ТЕНИЙ И ОТНРЫТ(56) 1., Левин Л.С:Плоткивы построения цифровых счи. И. ф связь1975рис. 4,1.2. Авторское свидет9 259136, кл,Н 045 7/Ототип)ю щ е е с я тем, что, с целью повы= щения точности синхронизацик, .введены последовательно соединенные .рециркулятар и перемножитель, а также делитель; вход которого подключен к выходу блока, канальной синхрониза" 1 ции, а выход через канальный .распределитель подсоединен к второму вхо ду блока фазирования и первому входу блока канальной синхрониэацик, другой выход канального распределителя подсоединен к первому входу блока тактовой синхронизации, второй.вход которого подключен к входу .устройства и первому входу рециркулятора, .второй вход которого подключен к выходу блока тактовой .синхронизации,а третий вход .объединен с.входом :опорного генератора, .выход которого через.перемножитель подсоединен к второму входу. блока канальной скнхронизацни.и второму входу счетчика. ;импульсов, выход .которого подсоеди- Ф нен к входу депнфратора.Изобретение относится к радиосвязи и может использоваться в многоканальных синхронноадресных системахсвязи с временным делением каналов.Известно устройство цикловой синхронизации, содержащее последователь-.но соединенные регистр сдвига, дешифратор, узел фазирования, распределитель 11,Однако такое устройство не обеспечивает достаточной точностй синх-. 10ронизации,Наиболее близким к изобретению потехнической сущности является устройство цикловой и канальной синхронизации для равнодоступной .многоадресной системы радиосвязи, состоящееиз фазового дискриминатора, формирователя тактовых импульсов, генерато-.ра, дешифратора сигнала.цикловой синхронизации, распределителя каналов,переключателя и блока уплотнения.Устройство содержит также блок независимой синхронизации, включенный междутактовым .входом и выходом дешифраторасигнала цикловой синхронизации,тактовым и пусковыми вХодами и промежуточным выходом распределителяканалов, тактовым входом блока уплот-,нения, входом Фазового дискриминатораи соединенный по коммутируемым входам с выходами генератора и формирователя тактовых импульсов, блокзапоминания фазы, включенный междувыходом переключателя и тактовымвходом распределителя каналов, ипоследовательную цепь, состоящую из 35формирователя управляющих импульсов,счетчика декоррелированных сигналовцикловой синхронизации и генератораавтономных сигналов цикловой синхронизации, включенную между выходом 40дешифратора сигнала цикловой синхронизации и пусковым входом распредедителя каналов ) 2.Однако это устройство не обеспечивает достаточной точности синхронизации, так как выделение импульсовсинхронизации обеспечивается лишьпри полном совпадении комбинации,записанной в регистр, с комбинацией, на которую настроен дешиФратор. 5 ОПоэтому при искажении одного символав синхронизирующем сигнале теряетеяинформация, используемая для фаэовойавтоподстройки.55Цель изобретения - повышение точности синхронизации.Для этого в устройство синхронизации равнодбступйой многоадресной системы радиосвязи, содержащее опорный генератор, последовательно сое диненные дешифратор, блок фазирования и канальный распределитель, последовательно соединенные блок тактовой синхронизации и счетчик импульсов, а также блок канальной синхронизации, 65 введены последовательно соединенные рециркулятор и перемножитель, а также делитель, вход которого подключен к выходу блока канальной синхронизации, а выход через канальный распределитель подсоединен к второму входу блока фазирования и первому входу блока канальной синхронизации, другой выход канального распределителя подсоединен к первому входу блока тактовой синхронизации, второй вход которого подключен к входу устройства и первому входу рециркулято" ра, второй вход которого подключен к выходу блока тактовой синхронизации, а третий вход объединен с входом опорного генератора, выход которого через перемножитель подсоединен к второму входу блока канальной синхронизации и второму входу счетчика импульсов, выход которого подсоединен к входу дешифратора.На фиг,1 изображена структурно- электрическая схема устройства синхронизации равнодоступной многоадресной системы радиосвязи; на фиг.2 - эпюры, поясняющие процесс формирования дискриминационной характеристики.Устройство синхронизации равнодоступной многоадресной системы радиосвязи содержит блок 1 тактовой синхронизации, рециркулятор 2, опорный генератор 3, перемножитель 4, счетчик 5 импульсов, дешифратор б, блок 7 фазирования, блок 8 канальной синхронизации, делитель 9, канальный распределитель 10, при этом рециркулятор 2 содержит ключ 11 и регистр 12 сдвига, а блок 8 содержит сумматор 13 по модулю два, усредняющий элемент 14, управляющий элемент 15 и управляемый делитель 1 б.Устройство синхронизации равнодос".тупной многоадресной системы радиосвязи работает следующим образом.По синхронизирующим сигналам обеспечивается формирование импульсов разметки временных каналов, синхронныхпо отношению к одноименным импульсамразметки работающих станций. При этомпроизводится выделение импульса синхронизации дешифратором 6, который черезблок 7 осуществляет грубое фазированиеканальной синхронизации путем установления канального распределителя 10в соответствующее состояние,Для этого выборки входного сигналас каждым тактовым импульсом принимаемого сигнала заносятся в первый разряд регистра 12 рециркулятора 2,Затем вход регистра 12 закрываетсяв течение В тактов, следующих с частотой( В 1 (где- тактовая частотасинхронизирующего сигнала), осуществляется рециркуляция выборки, Поскольку длина регистра 12 равна (В) разряд, то в момент занесения следующейвыборки в первый разряд, предыдущаявыборка оказывается во втором разряде. Когда регистр 12 полностью запол"нится выборками из синхронизирующегосигнала, первая выборка последний 5раз поступает на перемножитель 4 иисчезает, а в первый разрнц заносится новая выборка.Опорный сигнал формируется навыходе опорного генератора 3, продви- Яжение в котором осуществляется темиже тактовыми импульсами, что и в регистре 12 рециркулятора 2. Поэтомувходной сигнал сжимается во временив В раэ, а выборки скользят относительно опорного сигнала. Запериод синхронизирующего сигнала происходит совпадениефаз опорного ивыборок их синхронизирующего сигналов. Корреляционный интеграл вычисляется перемножителем 4 (фиг.20),счетчиком 5 импульсов и дешифраторомб,Импульсы синхронизации с выходадешифратора б поступают на вход блока7 фазирования и обеспечивают режим.установления синхронизма. Сигнал с..выхода перемножителя 4 поступает наюход сумматора 13 (Фиг.28) блока 8канальной синхронизации, где суммируется с меандровым сигналом, Формируемым на выходе управляемого делителя 16 (фиг.2 о)блока 8.Сигнал свыхода сумматора 13 является информацией для точного фазирования иподдержания синхронизма в, блоке 8 35канальной синхронизации. В этомслучае используется вся информация,заложенная в синхронизирующем сигнале системы, Формирование дискриМинационной характеристики устрой ства осуществляется путем суммирования по модулю два сигналов с выхода перемножителя 4 и меандровойФункции,Всякое рассогласование опорногосигнала (фиг 2 Я относительно синфаз"ного состояния дае;г.преобладаниетого или иного знака. Этот факт используется для обеспечения слеженияэа фазой канальных импульсов. Еслиопорный сигнал отсаает ,(опережает)от центра разряженногоф импульса,определяемого последним битом синхронизирующего сигнала, то осуществляется изменение частоты на выходе элемента 15 путем добавления (исключения) импульсов в исходную последовательность. Для того, чтобы шумытактовых интервалов всех битов, кромЕ последнего бита принимаемого синхронизирующего сигнала, не влияли наточность синхронизации, производитсябланкирование выходного сигнала сумьетора 13 в усредняющем элементе14(фиг.220) блока 8,Во всех режимах работы синхронизации распределителя 10 осуществляетсясигналами с выхода блока 8 канальнойсинхронизации через. делитель 9, чтоустраняет влияние положительной обратной связи и тем дополнительно повиаает точность синхронизацииустройства.Технико-экономическая эффективностьпредлагаемого устройства заключаетсяв использовании всей энергии синхронизирующего сигнала для обеспеченияканальной синхронизации, а такжедля уменьшения положительной обрат.ной связи при взаимном обмене инФормации в сети. рассредоточенныхобъектов..г Составитель Т.ПоддубнякРедактор А.Шишкина Техред А.БабинецКорректор. А. Тя е филиал ППП Патентф, г.ужгОрод, ул.Проектная з 5235/58 Тираж бВНИИПИ Государственпо делам иэобретен 113035, Москва,. Ж,7 Подписого комитета СССРй и открытийаушская наб., д.4/5