Шифратор

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскикСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 290781 (21.) 3332649/18-24 (51) М. ХЛ. Си 11 С.11/06 с присоединением заявки Нов(23) Приоритет Госуларственный комитет СССР по лелям изобретений и открытийДата опубликования описания 150383( 54 ) ШИФРАТО 10 5 2 вх со пе та яч 2 ходамитывания.я ячейки 0 Изобретение относится к запоминающим устройствам и может быть использовано в автоматизированных системах управления, контроля и обра- ботки информации.По основному авт.св, М 590825, известен шифратор, содержащий ячей ки памяти, выходы которых подключены к первому входу соответствующих элементов считывания, вторые входы которых подключены к шине разрешения считывания, выходы элементов считывания соединены соответственно с вхо дами формирователей входных сигналов, выходы которых подключены к дешифратору и входам формирователей.сигналов сброса, выходы которых подключены к входам соответствующих ячеек памяти, и элементы ИЛИ, первыеоды которых соединены с выходами ответствующих ячеек памяти, кроме рвой, второй вход первого элеменИЛИ соединен с выходами первойейки памятии с третьим входом последующего элемента считывания, выходы всех элементов ИЛИ соединены с вторыми входами последующих элементов ИЛИ и с третьими впоследующих элементов счиВходом устройства являютс памяти, на которые поступают входные сигналы,а выходом - дешифратор. с его выхода снимаются кодовые сигналы адресов ячеек памяти, на которые поступили входные сигналы 11.При использовании этого шифратора в устройствах автоматизированных систем управления, контроля и обработки информации он не может обеспечить прием сигналов разной формы положительной и отрицательной полярности, что сужает область применения шифратора.Целью изобретения является расширение области применения шифратора за счет обеспечения возможности его работы с импульсными сигналами.Поставленная цель достигается тем, что в шифратор введены генератор модулирующих импульсов, источник.пороговых напряжений, элемент НЕ и входные каналы, выходы которых подключены соответственно ко входам ячеек памяти, информационные входы являются входами шифратора, а управляющие входы соединены с выходами источника пороговых напряжений, ге нератора модулирующих сигналов и элемента НЕ, вход которого подключен к выходу одного из элементов ИЛИ.Каждый входной канал содержит амплитудный модулятор, компаратор,первые и вторые триггеры, дополниТельные элементы НЕ и элементы И,причем первый вход первого триггеран вход первого дополнительного элемента НЕ подключены к выходу компаратора, первый вход которого соединенс выходом амплитудного модулятора,второй вход первого триггера подключен к выходу первого элемента И, пер вый вход которого соединен с выходомпервого дополнительного элемента НЕ,первый вход второго триггера и входвторого дополнительного элемента НЕподключены к выходу первого триггера,5второй вход второго триггера соединенс выходом второго элемента И, первыйвход которого подключен к выходу второго дополнительного элемента НЕ, выход второго триггера является выходом канала, информационным входом ко торого является .первый вход амплитудного модулятора, а угравляющими входами являются вторые входыамплитудного модулятора элементов И и компа"ратора.25На чертеже представлена структурная схема шифратора,Шифратор содержит входные каналы 1-1 (где К - число входов шйфратора , каждый из которых состоит 30из амплитудного модулятора 2, компаратора 3, первого дополнительногоэлемента НЕ 4, первого элемента И 5,первого триггера 6, второго дополни. тельного элемента ЙЕ 7, второго эле- З 5мента И 8 и второго триггера 9, источник 10 пороговых напряжений, ге"нератор 11 модулирующих импульсов,элемент НЕ 12. Шифратор также содержит ячейки 13-15 памяти, элементыИЛИ 16, 17, элементы 18-20 считы-.вания, формирователи 21-26, входныхсигналов (21,23,25) и сигналов сброса (22,24,26), дешифратор 27.Шифратор имеет вход 28 "Разрешение считывания". Устройство работает следующим об" разом.Входные сигналы поступают на,.однииз входов амплитудных модуляторов 2, на другие входы которых поступает последовательность модулирующих импульсов с выхода генератора 11 модулирующих импульсов. Амплитудный моду лятор 2 обеспечивает преобразование входных сигналов разной полярности в последовательность амплитудно-модулированных импульсов без постоянной составляющей, Амплитудно-модулированная последовательность импульсов 60 подается на входы компаратора 3, где происходит сравнение амплитуды каждо- го импульса с величиной порогового напряжения, которое задается источником 10 пороговык напряжений. 65 Каждый компаратор 3 имеет выходной сигнал с двумя состояниями. Выходной сигнал компаратора 3 принимает перьое состояние, если входной аналоговый сигнал больше, чем сигнал с источника 10 пороговых напряжений, а если входной аналоговый сигнал меньше, чем сигнал с источника 10, то выходной сигнал компаратора 3 принимает второе состояние. На выходе компаратора 3 в момент равенства уровня входного сигнала с уровнем сигнала источника 10 происходит перепад выходного сигнала компаратора из первого во второе состояние, и наоборот. На выходе компаратора 3 Формируется последовательность импульсов, характеризующих превыше- ние импульсов амплитудно-модулированной последовательности над величиной установленного порогового напряжения. Указанные последовательности импульсов поступают на один из входов триггеров 6, устанавливая их в единичное состояние. Одновременно последовательность импульсов через элементы НЕ 4 и элементы И 5 запрещает прохождение модулирующих импульсов генератора 11 на другие входы триггеров б. Припропадании импульсов с выходов компараторов 3 запрет на прохождение модулирующих импульсов снимается и они устанавливают триггеры 6 в нулевое состояние. Таким образом происходит выделение прямоугольнойогибающей последовательности импульсов с выхода компаратора 3, характеризующей длительность превышения величины входного сигнала над величиной порогового напряжения. Для того, чтобы исключить пропуск импульсов длительностью, меньшей времени считывания, применены триггеры 9, на которые подаются сигналы с выходов триггеров б, устанавливая их в единичное состояние, исключая пропуски коротких импульсов входного сигнала. Сброс триггеров 9 в исходное состояние и Формирование перепада снятия сигнала со входа шифратора осуществляется потенциалом с выхода элемента ИЛИ 17 через элемент НЕ 12. Указанный сигнал проходит на вход триггеров 9 в том случае, если сигнал снялся с выхода триггеров б, т.е, триггеры 6 через элементы НЕ 7 и элементы И 8 сняли запрет на его прохождение на вход триггеров 9. Сигнал с выхода элемента НЕ 12 появляется после считывания всех появившихся сигналов с ячеек памяти 13-15Ячейки памяти 13-15 Фиксируют эти перепады и выходными сигналами открывают элементы считывания 18-20. При подаче сигнала на вход 28 "Раэ решение считываниями сигнал проход через элемент 18 считывания и по1005187 3ступает на формирователь 21 входных сигналовВыходной сигнал с формирователя 21 подается на дешифратор 27 и на Формирователь 22 сигнала сбро-са. На дешифраторе 27 сигнал превра, щается в код адресаячейки 13 памяти и поступает с выхода дешнфратора 27 на выход шифратора. Сигнал ,с выхода формирователя 22 сигнала сброса попадает на вход ячейки 13 памяти и устанавливает ее в состоя ние "0".Сигнал считывания со входа 28 фРазрешение считывания" через элементы считывания 19, 20 ж.проходит, так как они закрыты запрещающим 15 сигналом, поступающим на их вход. После установки в -фОфячейки 13 памяти элемент 19 считывания открывается и сигнал со входа "Разрешение считываниями 28 проходит через Форин рователи 23 и 24 и дешифратор 27 аналогично сигналу от элемента 18 считывания, Посде считывания адреса ячейки 14 памяти происходитаналогичный процесс считывания адреса ячейки 15 памяти. Если на ячейку памяти входной сигнал не поступил, соответствующий элемент считывания не открывается, и код адреса соответствующий ячейКи памяти на выходе дешифратора 27 отсутствует.Таким образом, факт появления сиг. нала на входе шифратора преобразуется в коды адресов на его выходе.,Технико-экономическое преимущество предлагаемого шифратора перед про-З 5 тотипсм заключается в том, что он позволяет обеспечить прием сигналов постоянного тока отрицательной полярности, переменного напряженияи импульсных сигналов разной полярнос ти на каждом из входов шифратора,формула изобретения 451. Шифратор по авт.св; Р 590825,отличающийся тем, что,с целью расширения области применения шифратора за счет обеспечения возможности его работы с импульсными сигналами, в него введены генератормодулирующих импульсов, источникпороговых напряжений, элемент НЕ ивходные каналы, выходы которыхподключены соответственно к входамячеек памяти, информационные входыявляются входами шифратора, а управляющие входы соединены с выходамиисточника пороговых напряжений, генератора модулирующих сигналов иэлемента НЕ, вход которого подключенк выходу одного из элементов ИЛИ2. Шифратор по п.1, о т л и ч а ющ н й с я тем, что каждый входнойканал содержит амплитудный модулятор,компаратор, первые и вторые триггеры, дополнительные элементы НЕ и .элементы И, причем первый вход первого триггера и вход первого дополнительного элемента НЕ подключены квыходу компаратора, первый вход которого соединен с выходом амплитудногомодулятора, второй вход первого триггера подключен к выходу первого элемента И, первый вход которого соеди-.нен с выходом первого дополнительногоэлемента НЕ, первый вход второго триггера и вход второго дополнительногоэлемента НЕ подключены к выходу первого триггера, второй вход второготриггера соединен с выходом второгоэлемента И, первый вход которогоподключен к выходу второго дополнительного элемента НЕ, выход второготриггера является выходом канала,информационным входом которого является первый вход амплитудного модулятора, а управляющими входами явля"ются вторые входы амплитудного модулятора, а управляющими входами являются вторые входы амплитудного мо"дулятора, элементов И и компарато"ра.Источники инФормации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 590825, кл. 6 11 С 11/Об, 1975