Двоично-десятичный цифроаналоговый преобразователь

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Своз СоветскихСоциалистическихРеспублик оп 995307(У) М. Кд.з с присоединением заявки Й 9 Н 03 К 13/02 Государстаеииый комитет С С С Р ио деааи изобретений и открытийДата опубликования описания 07,02,83,3ЦиФроаналоговый преобразователь.предназначен дли работы в вычислительных системах среднего быстродействия и может быть использован вядерной эЛектронике и других областях науки и техники,.Известны десятичные цифроаналоговые преобразователи,состоящие изматрицы резисторов с ключами, источника эталонного напряжения, дополнительных переключателей и источниковэталонных напряжений изолированный.от общей шины 13,Недостатком такого преобразователя являетоя сложность конструкции изза наличия изолированных источниковнапряжений.Известен также двоично-десятичныйцифроаналоговый преобразователь, содержащий трехдекадный статический регистр, три матрицы весовых резисторов. с ключамиисточник эталонного напря"жения .и суммирующий усилитель с ре-.зистором обратной связи, через который выход суммирующего усилителясоединен со своим входом и выходомпервой матрицы весовых резисторов сключами, управляющие цифровые входы,декады статического регистра, а ее аналоговый вход соединен с выходомисточника эталонного напряжения ианалоговыми входами второй и третьейматрицы весовых резисторов с ключами 2 3.Недостатками данного устройстваявляются ограниченная точность, обусловленная неидентичностью режимов 10 работы ключей в старших разрядах матриц весовых резисторов с ключами ини зк ая технологичность устройства изэа наличия ряда номиналов резисторовв матрице, значительно отличающихсяпо величине.Цель изобретения - повышение точности и технологичности .устройства,Поставленная цель достигается тем,что в двоично-десятичный цифроаналоговый преобразователь, содержащийтрехдекадный статический регистр,.три матрицы весовых резисторов сключами, источник эталонного напряжения и суммирующий усилитель с резистором обратной связи, через который .выход суммирующего усилителя соединен со своим входом и выходом первойматрицы весовых резисторов с ключами, управляющие цифровые входы которой подключены к выходам первой декады статического регистра, а ее ана 995307логовый вход соединен с выходом источника эталонного напряжения и аналоговыми входами второй и третьей матриц весовых резисторов с ключами, введены генератор импульсов, десятичный счетчик, две группы ключей, эле мент И и фильтр нижних частот, причем генератор импульсов соединен с входом десятичного счетчика, первый выход которого подключен к первому входу элемента И, а второй выход соединен 1 О с вторым входом элемента И и первым входом первой группы ключей, выход элемента И подключен к первым входам второй группы ключей, выходы второй и третьей декад статического регистра 15 соединены с входами первой и второй групп ключей соответственно, выход первой группы ключей подключен к управляющим цифровым входам второй матрицы весовых резисторов с ключами,2 О выход второй группы ключей соединен с управляющими входами третьей матрицы .с ключами, выход которой соединен с выходами первой и второй матриц весовых резисторов с ключами и входом суммирующего усилителя, выход которого подключен через Фильтр нижних частот к выходу устройства.На чертеже представлена структурная схема устройства. ЗОПервая (наиболее значащая) декада1 статического регистра 2 соединенас первым - четвертым разрядами двоичной матрицы весовых регистров с клю чами 3, вторая декада 4 статического регистра 2 через первую группу ключей 5 подключена к четвертому - седьмому разрядам двоичной матрицывесовых регистровс ключами б, а треО . тья 7, наименее значащая)декада статического регистра 2 соединена через вторую группу ключей 8 с седьжм-десятым разрядами двоичной матрицы весовых резисторов с ключами 9. Ана логовые входы матриц 3, б и 9 подклю-чены к выходу источника 10 эталонного напряжения. Генератор 11 импульсов через первую декаду 12 десятичного счетчика 13 соединен с второй .декадой счетчика 14. Инверсный выход 15 последнего триггера второй декады 4 десятичного счетчика 13 подключен к управляющему входу первой группы ключей 5, а инверсные выходы 15 и 16 последних триггеров первой 12 и второй 14 декад десятичного счетчика 13 через элемент И 17 с управляющими входами второй группы ключей 8. Выходы всех разрядов,двоичных матриц весовых регистров с ключами 3, б и 9 6 О через суммирующий усилитель 18 с резистором 19 обратной связи и фильтр 20 низких частот соединены с выходной клеммой 21, являющейся выходом всего преобразователя. 65 Двоично-десятичный преобразователь ,работает следующим образом.Весовые значения разрядов трехдекадного десятичного преобразователя должны иметь следующие значения: 100, 200, 400, 800 - в первой декаде 1, 10, 20, 40, 80 - во второй декаде 4 и 1, 2, 4, 8 - в третьей декаде 7. Поскольку используется десятичная матрица весовых резисторов с ключами, имеющая простую структуру Кй, то совпадение весовых значений разрядов двоичных и десятичных кодов происходит только впервой декаде 1, которую можно подключить к первому - четвер- тому разрядам двоичной матрицы весовых резисторов с ключами 3 непосредственно, Если подключить вторую 4 и третью 9 декады статического регистра 2 к соответствующим разрядам двоичной матрицы весовых резисторов с ключами, без ключей,5 и 8, то весовые значения их разрядов примут значения: 100 200 400 800 100для второй 4 и-8888 64200, 400, 80064 64 64Для получения нужных весовых отношений нужно значения второй декады ум-. ножить на 0,8, а третьей - на 0,8 х 0,8=0,64. Это выполняется следующим образом, Генератор 1 запускает две последовательно включенные декады 12 и 14 десятичного счетчика 13. Инверсный выход 15 второй декады 14 подключен к управляющему входу первой группы ключей 5, в результате чего они открыты в течение восьми тактов счета второй декады, а в течение двух тактов закрыты, на четвертые-седьмые разряды матрицы весовых резисторов с ключами 6 поступают нулевые значения кодов. Усредняясь на фильтре 20 после суммирующего усилителя 18, весовые значения разрядов второй декады 4 уменьшаются в 0,8 раз и становятся равными 10, 20, .40 и 80. Аналогично при подключении первой группы ключей к элементу И 17 весовые значения разрядов третьей декады 7 уменьшаются в, 0,64 раза и равны 1, 2, 4, 8.В предлагаемом преобразователе разряды двоичной весовой матрицы резисторов с ключами повторяются, например четвертый и седьмой, что не позволяет испольэовать одну готовую матрицу. Практически при сборке преобразователя дпя элементов 3 и 9 использовалась одна матрица, а для элемента 6 другая аналогичная двоичная матрица.При проверке макета преобразователя на основе элементов 252 и 155 серии при частоте генератора 1 ИГц и граничной частоте двухзвенного995307 Формула изобретения Составитель А,Симагин Редактор С.Юско Техред М.Надь КорректорЕ.Рошкаказ 670/45 Тираж 934 ВНИИПИ Государственного по делам изобретений и 113035, Москва, Ж, РаПодписномитета СССРткрытийская наб д,4 Филиал ППП фПат г.ужгород, ул.Проек фильтра 100 Гц точность составила0,04. Двоично-десятичный цифроаналого- . вый преобразователь, содержащий трех- декадный статический регистр., три матрицы весовых резисторов с ключами, источник эталонного напряжения и суммирующий усилитель с резисторомобратной связи, через который выход суммирующего усилителя соединен со своим входом и выходом первой матрицы весовых резисторов с ключами, управляющие цифровые входы которой подключены к выходам первой декады .статического регистра, а ее аналоговый вход соединен с выходом источника эталонного напряжения и аналоговыми входами, второй и третьей матриц весовых резисторов с ключами, о т - л и ч а ю щ и й с я тем, что, с целью повышения его точности и технологичности, в него введены, генератор импульсов, десятичный счетчик, две группы ключей, элемент И и фильтр нижних частот, причем генератор импульсов соединен с входом десятичного счетчика, первый выход которогоподключен к первому входу элемента И,а второй выход соединен с вторым входом.элемента И и первым входом первойгруппы ключей, выход элемента И под-,ключен к первым входам второй группыключей, выходы второй и третьей декадстатического регистра соединены свходами первой и второй групп ключейо соответственно, выход первой группыключей подключен к управляющим цифровым входам второй матрицы весовыхрезисторов с ключами, выход второйгруппы ключей соединен с управляющи 5 ми входами третьей матрицы с ключами,выход которой соединен с выходамипервой и второй матриц весовых резисторов с ключами и входом суммирующего усилителя, выход которого подклю 2 О чен через фильтр нижних частот к выходу устройства.Источники информации,принятые во внимание при экспертизе1. АВторское свидетельство СССР25 Р 370718, кл. Н 03 К 13/02, 08.07,71.2Зангер Г, Электронные системы.Теория и применение. М., "Мир",1980, с. 214-218 (прототип).