Десятичный счетчик

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22 Заявлено 21,1080 (21) 2995486/18-21 (31) М. КЛ. Союз СоветскихСоциалистическихРеспублик Н 03 К 23/02 с присоединением заявки Йо Государственный комитет СССР на делам изобретений и открытий.32(088.8) Дата опубликования описания 300782 г.РБ,М.Бойчук, Ю.Л.Кужелюк, Б.В.Осыка и И.В.Рудтнь/Специальное конструкторско-технологическое бюфизико-механического института АН Украинской ССР(54) ДЕСЯТИЧНЫЙ СЧЕТЧИК Изобретение относится к автоматике и вычислительной технике и может найти применение в устройствах деления частоты.Известен десятичный счетчик, содержащий четыре разряда, логический элемент И, и осуществляющий деление входной частоты одновременно на два и на десять 1).Недостатком этого десятичного счетчика является малое число коэффициентов деления.Наиболее близким к предлагаемому является десятичный счетчик, содержащий четыре разряда и два логических элемента, причем тактовые входы разрядов соединены между собой и шиной входных импульсов, первые входы первых групп входов по И которых соединены между собой и с пряьвм выходом четвертого разряда, инверсный выход которого подключен к соединенным между собой первым входам вторых групп входов по И логических элементов, прямой и инверсный выход первого разряда соединены соответственно со вторыми входамн первой и второй групп входов по И первого логи.ческого элемента, подключенного сво им выходом к соединенным между собой 4- и К-входам второго и к первым 3- и К-входам третьего и четвертого разрядов, вторые 4- и, К-входыкоторых соединены между собой и свыходом второго логического элемента, вторые входы первой и второйгрупп входов по И которого подключены соответственно к прямому и инверсному выходам второго разряда,.прямой выход третьего разряда подключен к соединенным между собой третьим д- и К-входам четвертого разряда; Устройство обеспечивает деление входной частоты одновременно на 15 два, пять и десять 2).Недостатком устройства являетсямалое количество коэффициентов деления входной частоты.Цель изобретения - расширениеФункциональных возможностей, т.е.получение дополнительного коэффициента деления на два с половиной.Поставленная цель достигается тем,что в десятичный счетчик, содержащий 25 четыре разряда и два логическихэлемента, первые входы первых группвходов по И которых соединены междусобой и с пряьим выходом четвертогоразряда, инверсный выход которого 30 подключен к соединенным между собойпервым входам вторых групп входоь по И логических элементов, прямой и инверсный выхода первого разряда соединены соответственно с вторыми входами первой и второй групп входов по И первого логического элемента, под ключенного сьоим выходом к соединенным между собой 3- и К-входам второго разряда и первым )-и Е-входам третьего разряда, вторые д- и К-входы которого соединены между собой и с 1 О выходом второго логического элемента, подключенного вторыми входами первой и второй групп входов по И соответственно к прямому и инверсному выходам второго разряда, такто вый вход которого подключен к соединенным между собой тактовым входом остальных трех разрядов и шине входных импульсов, введены элемент равнозначности и трехвходовой логический элемент И, причем первый вход элемента равнозначности подключен к шине входных импульсов, второй - к выходу второго логического элемента, выход первогб логического элемента подключен к первому входу трехвходо-. 225 вого элемента И, второй вход которо - го подключен к прямому выходу третьего разряда, третий - к выходу элемента равнозначности, а выход - к соединенным между собой - и К-вхсдам четвертого разряда.На фиг.1 приведена функциональная схема десятичного счетчика; на фиг,2 - диаграммы его работы. 35Десятичный счетчик содержитразряды 1-4, элемент 5 равнозначности, логические элементы б и 7 и трехвходовой логический элемент И 8, причем тактовые входы разрядов 1-4 4 О и первый вход элемента 5 равнозначности соединены между собой и с шиной входных импульсов, первые входы первых групп входов по И логических элементов б и 7 соединены между со бой и с прямым выходом разряда 4, инверсный выход которого подключен к соединенным между собой первым входам вторых групп входов по И логических элементов б и 7, вторые входы первой и второй групп входов по И логического элемента б подсоединены соответственно к прямому и инверсному выходам разряда 1, выход логического элемента б подключен к соединенным между собой )- и К-входам 55 р Ьряда 2, первым 3- и К-входам разряда 3 и первому входу логического элемента И 8 прямой и инверсный выходы разряда 2 соединены соответственно со вторыми входами первой и60 второй групп входов по И логического элемента 7, подключенного, своим выходом к соединенным между собой второму входу элемента 5 равнозначности и вторым - и К-входам разряда 3, 65 прямой выход которого подсоединен ко второму входу логического элемента И 8, подключенного своим третьим входом к выходу элемента 5 равнозначности, а выходом - к соединенным между собой 3- и К-входам разряда 4.Работа устройства поясняется временными диаграммами, приведенными на фиг.2.Входные импульсы (9 ) поступают на тактовые входы разрядов 1-4 и первый вход элемента 5 равнозначности. Входная частота деленная на два формируется на выходе разряда 1(10), на два с половиной - на выходе трехвходового логического элемента 8 (16), на пять - на выходе разряда 3 (14), на десять - на выходе разряда 4 (17), Формы сигналов на выходах разряда 2, логических элементов. б и 7 и элемента 5 равнозначности показаны соответственно на (12), (13) и (15).Таким образом, предлагаемь 1 й десятичный счетчик выгодно отличается от известного большим числом коэффициентов деления частоты, что значительно расширяет его функциональные возможности.Формула изобретенияДесятичный счетчик, содержаший четыре разряда и два логических элемента, первые входы первых групп входов по И которых соединены между собой и с прямым выходом четвертого разряда, инверсный выход которого подключен к соединенным между собой первым входам вторых групп входов по И логических элементов, прямой и инверсный выходы первого разряда соединены соответственно с вторыми входами первой и второй групп входов по И первого логического элемента, подключенного своим выходом к соединенным между собой 3- и К-входам второго разряда и первым д- и К-входамтретьего разряда, вторыеи К-входы которого соединены между собой и с выходом второго логического элемента, подключенного вторыми входами первой и второй групп входов по И соответственно к прямому и инверсному выходам второго разряда, тактовый вход которого подключен .к соединенным между собой тактовым входом остальных трех разрядов и шине входных импульсов, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, в него введены элемент равнозначности и трехвходоьой логический элемент И, причем первый вход элемента равнозначности подключен к шине входных импульсов, второй - к/78 Тираж 959 ВНИИПИ Государственного ко по делам изобретений и от 113035, Москва, 3-35, Раута Подписноетета СССРрытийая наб., д.4/5 лиал ППП "Патент", г,ужгород, ул.Проектная,4 выходу второго логического элементавыход первого логического элементапопклкчен к первому входу трехвходового элемента И, второй вход которого подключен к грямому выходу третьего разряда, третий - к выходуэлемента равнозначности, а выход -к соединенным между собой 3- и Квходам четвертого разряда. Источники инФормации,принятые во внимание при экспертизе 1. Гутников В.С. Интегральная электроника в измерительных прибо 5 рах. М., "Энергияф, 1980, с.218,рис.14-16. 2. Авторское свидетельство СССР Р 646433, кл. Н 03. К 23/02.