Устройство для контроля -канальной системы управления вентильным преобразователем

Союз СоеетеиикСоцивяистичесиикРееаубпни Оп ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пи 943980(51)М. Кл. Н 02 Н 7/12 Н 02 М 1/18 Вкудвавтюей квивтет сезар ао делан зеввтвяяЯ в вткрытяЯ(72) Авторы изобретения О. Н. Антоненко и Н, Б. Клойз Научно-исследовательский: электротехнический институт производственного объединения ХЭМЗ(541 УСТРОЙСТВО ДЛЯ КОНТРОЛЯ и-КАНАЛЬНОЙ СИСТЕМЫ УПРАВЛЕНИЯ ВЕНТИЛЬНЫМ ПРЕОБРАЗОВАТЕЛЕМ1Изобретение относится к электротехнике и может быть применено всистемах защиты и управления вентильными преобразователяю.Известно устройство контроля.неисправности импульсного фазосмещающего устройства управления вентильным преобразователем, содержащее цепь разряда конденсатора, синхронизируемую фазосдвигающим блокоми дискриминатор по уровню 1 .Недостатком известного устройства является относительно большоевремя обнаружения неисправности,достигающее длительности полупериода напряжения сети,Наиболее близким к изобретению по темнице ской сущности я вляет ся устройстводля контроля и-канальной системы управления вентильным преобразователем, содержащей формирователи импульсов управления по числу выходов, состоящее из В 5-триггера и и каналов, каждый из которых содержит блок логической равнозначности, образованный двумя двухвходовыми элементами И, выходами подключенными к соответствующим входам элемента ИЛИ 2.Недостатком известного устройст-, ва является низкая надежность контроля, обусловленная задержкой сигнала на его выходе на одну шестую часть периода напряжения сети. Цель изобретения - повышение надежности контроля исправности системы управления вентильным преобразователемПоставленная цель достигаетсятем, что устройство снабжено элементом задержки заднего фронта импульгоса, элементами задержки состояниялогической равнозначности в каждомканале и дополнительным элементом И,а один элемент И в каждом блоке логической равнозначности выполнен с3 94398 инверсными входами, причем первыеинверсные входы одного и вторите входы другого элементов И блоков логической равнозначности подключен кэлементу задержки заднего фронта импульсов, вход которого предназначендля подключения ко входам формирователей импульсов управления, соединенным в одну точку, вторые инвероные входы одного и первые входы 16другого элементов И блоков логической равнозначности предназначеныдля подключения к выходу формировате.ля импульсов управления соответствую-щего канала, выходы блоков логичес- Окой равнозначности каждого каналачерез элементы задержки состояниялогической равнозначности подключены к соответствующему входу дополнительного элемента И, выходом подклю эенного к В 5-триггеру.На чертеже представлена структурная схема устройства дпя контроляи-канальной системы управлениявентильным преобразователем. 2Устройство содержит и каналов,каждый из которых содержит блок 1 логической равнозначности, образованный двумя двухвходовыми элементамиИ 2 и 3, выходами подключенными ксоответствующим входам элемента ИЛИ4, который через элемент 5 задержкисостояния логической равнозначности подключен к соответствующему входу дополнительного элемента И 6,выходом подключенного к установочному входу В 5-триггера 7. Элемент8 задержки заднего фронта импульсавыходом подключен к первым инверснымвходам одного и вторым входом другого элементов И 2 и 3 блоков 1 логической равнозначности, а вход егопредназначен для подключения к соединенным вместе входам форерователей 9 импульсов управления, Вторыеинверсные входы одного и первые входы другого элементов И 2 и 3 блоков1 логической равнозначности в каждоманале соединены вместе .и предназмачены для подключения к выходу фор 1 ырователя импульсов управления соот 56ь етствующего канала. О 4ту имоульсом управления с элемента 8 задержки по заднему фронту импульса. При этом на выходе блока 1 логической равнозначности первого канала присутствует "логическая единицатак как . гзадержка времени элемента 8 задержки по заднему фронту импульса установлена соответствующей по величине, а на выходе блока 1 логической равнозначности к-ого канала присутствует ложный сигнал не- равнозначности, т. е. "логический нуль". Поэтому, для исключения ложного срабатывания ригналы с блоков 1 логической равнозначности задерживают на соответствующую величину времени с помощью элементов 5 задержки состояния логической равнозначности в каждом канале.Задержанные таким образом сигналы с блоков 1 логической равнознач,ности протупают на соответствующие входы дополнительного элемента И 6. В случае прохождения через все формирователи 9 импульсов управления импульсов управления на выходе дополнительного элемента И 6 присутствует сигнал "логическая единица" который не меняет состояния триггера 7. В случае неисправности одного из каналов системы управления на выходе соответствующего блока логической равнозначности поовляется "логический нуль", Соответственно на выходе дополнительного элемента И появляется "логический нуль", который пере" брасывает к 5-триггер 7, Сигнал с выхода Й 5-триггера 7 подтверждает аварийное состояние системы управления. быстродействие обнаружения неисправности определяется дискретностью высокочастотного заполнения импульса управления. Таким образом, изобретение обеспечивает .повышения быстродействия контроля неисправности. системы управления вентильным преобразователем,Применение изобретения позволяет повысить надежность контроля исправности системы управления вентильным преобразователем за счет увеличения быстродействия.Устройство работает следующим образом,Выходные импульсы формирователей 9 импульсов управления сравниваются в блоках 1 логической равнозначности с задержанным по заднему фронформула изобретения Устройство для контроля и-канальной системы управления вентильным пре9439 5образователем, содержащей формирователи импульсов управления по числу выходов, состоящее из К 5-триггера и и каналов, каждый из которых содержит блок логической равнозначности, образованный двумя двухвходовыми элементами И,выходами подключенными ксоответствующим входам элемента ИЛИ, о т л и ц а ю щ е е с я тем, что, с целью повышения надежности контро О ля, оно снабжено элементом задержки заднего фронта импульса, элементами задержки состояния логической равнозначности в каждом канале и дополнительным элементом И, а один 15 элемент И в каждом блоке логической равнозначности выполнен с инверсными входами, прицем первые инверсные входы одного и вторые входы другого элементов И блоков логической рав нозначности подключены к элементу задержки заднего фронта импульсов,80 6вход которого предназначен для подключения ко входам формирователейимпульсов управления, соединеннымв одну точку, вторые инверсные входыодного и первые входы другого элементов И блоков логической равнозначности предназначены для подключения к выходу формирователя импульсов управления соответствующегоканала, выходы блоков логическойравнозначности каждого канала церезэлементы задержки состояния логической равнозначности подключены ксоответствующему входу дополнительного элемента И, выходом подключенного к К 5-триггеру.Источники информации,принятые во внимание при экспертизеЗаявка Японии У 52-24383,кл, Н 02 М 1/08, 1977.2. Авторское свидетельство СССРН 535657, кл. Н 02 Н 7/10, 1972,ВНИИПИ Заказ 5143/69Тираж 669 Подписное лиал ППП "Патент",Ужгород,ул.Проектная