Устройство для приема частотно-манипулированных сигналов

Оп ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсиикСоциалистическикРеспублик и 932646(53)М. К,п. Н 0427:14 9 мудлрстаанныЯ комитет СССР ле делам нзабретеннй и етарытнЯ(53) УДК 621.376 .52(088. 8) Дата опубликования описания 30.05,82 А.Л.Сартаков, Г.М,Титов и 2) Авторы изобретения 7) Заявител(54 УСТРОЙСТВО ДЛЯ ПРИЕМА ЧАСТОТНОИАНИПУЛИРОВАННЫХ СИГНАЛОВ,т ышение поИзобретение относится к технике 1 передачи дискретных сообщений по проводам и радиоканалам преимущественно На низкой несущей или поднесущей частоте.Известно устройство для приема частотно-манипулированных сигналов, содержащее блок формирования синхрон. ных сигналов и демодулятор, в котором для исключения "обратной работы" использована начальная установка фазы синхронных сигналов Г 11.Однако необходимость начальной установки фазы существенно ограничивает возможные области применения устройства.Наиболее близким к предлагаемому по технической сущности является устройство для приема частотно-манипулированных сигналов, содержащее детектор, первый вход которого соединен с выходом первого интегратора, к первому входу которого подключен выход перемножителя, первый вход ко орого соединен с выходом усилителя ограничителя и входом удвоителя час тоты, выход которого через блок фазовой автоподстройки частоты подключен к входу делителя частоты, выход которого соединен с. входом формирователя импульсов2 3Однако это устройство имеет низкую помехоустойчивость.Цель изобретения - повмехоустойчивости.Указанная цель достигается тем, что в устройство для приема частотно-манипулированных сигналов, содержа щее детектор, первый вход которого соединен с выходом первого интегратора, к первому входу которого подключен выход перемножителя, первый вход которого соединен с выходом усилителя-ограничителя и .с вхадрм удвоителя частоты, выход которого через блок фазовой автоподстройки частоты подключен к входу делителя частоты, выход которого соединен с входом форми3 93264 рователя импульсов, введены слетчики, ключи, второй интегратор блок памяти и коммутатор, первый вход которого соединен с первым входом первого ключа, с первым входом первого счетчика и с первым выходом формирователя импульсов, второй выход которого соединен с первым входом второго счетчика,с первым входом второго ключа и с вторым входом ком мутатора, к третьему входу которого подключен выход блока памяти, входы которого соединены с выходами второго интегратора, к входам которого подключены выходы первого и второго ключей, вторые входы которых соединены соответственно с выходами первого и второго счетчиков, вторые входы которых соединены с выходом усилителя-ограничителя, причем выход коммутатора подключен к вторым входам перемножителя, первого интегратора и детектора,На чертеже представлена структурная схема предложенного устройства.Устройство для приема частотно-ма. нипулированных сигналов содержит блок 1 формирования синхронных сигналов, состоящий из удвоителя 2 частоты, блока 3 фазовой автоподстройки частоты, делителя 4 частоты и формирователя 5 импульсов, блок 6 памяти, коммутатор 7, два ключа 8 и 9 усилитель-ограничитель 10, демодуеятор 11, состоящий из перемножителя 12, первого интегратора 13 и детек- тора 14, второй интегратор 15, первый и второй счетчики 16 и 17, каждый из которых состоит из элемента И 18 и двоичного счетчика 19.Устроиство работает следующимч40 образом.Принимаемый сигнал с минимальной частотной манипуляцией через усилитель-ограничитель 10 поступает на входы перемножителя 12, удвоителя 2 частоты и на первые входы элементов И 18 первого и второго счетчиков 16 и 17. Блок 3 фазовой автоподстройки частоты работает на удвоенной верхней характеристической частоте. На выходе делителя 4 частоты на два сигнала верхней характеристической частоты, равной тактовой частоте сиг. нала, имеет неопределенность фазы 180 С. С выхода формирователя 5 ы два установочных импульсных сигнала с альтернативными значениями фазы поступают на установочные входы соот ветствующих двоичных счетчиков 19 и импульсные входы обоих ключей 8 и 9.Предположим, что установочный импульсный сигнал поступает на двоичный счетчик 19 первого счетчика 16 и ключ 8, а другой сигнал " на двоимный счетчик второго счетчика 17 и ключ 9, Очередной установочный импульс устанавливает двоичные счетчики 19 в состояние, определяемое логической единицей на выходе предпоследнего разряда и логическими нулями на выходах остальных щразрядов. На второй вход соответствующего элемента И поступают счетные импульсы, частота следования которых в 2 щ раза выше тактовой частоты сиг. нала. Поскольку на первый вход элемента И поступают импульсы принимаемого сигнала, то при положительной его полярности счетные импульсы проходят на двоичные счетчики,19, а при отрицательной - не проходят. Таким образом, к моменту прихода очередного установочного импульса сигнал на выходе последнего разряда двоичного счетчика 19 определяется разностью временных интервалов поло- жительной и отрицательной полярности принимаемого сигнала от момента. поступления предыдущего установочного импульса. Если эта разность превышает половину тактового интервала, что выполняется для некоторых тактовых интервалов в двоичном счетчике 19 второго счетчика 17, то на выходе последнего разряда двоичного счетчика Формируется сигнал, разрешающий прохождение через соответствующий ключ (в нашем случае ключ =9) очередного установочного импульса.После статистического усреднения во втором интеграторе 15 происходит установка блока 6 памяти в состояние, определяющее коммутацию на выход коммутатора 7 синхронных сигналов с правильным значением фазы. В качестве перемножителя 12 может быть использован логический элемент "исключающее ИЛИ". Интегрирование результата перемножения производится на интервале от минус 0,5 Т до 0,5 Т, где Т- длительность тактового интервала.В конце периода интегрирования производится опрос первого интегратора 13 детектором 14 знака с памятью ,и разряд первого интегратора 13.Таким образом, предложенное устройство по сравнению с известным обес ,печивает возможность передачи диск:ретных сообщений с помощью сигналов с минимальной частотной манипуляцией беэ применения относительногокодировайия сообщений, при этом достигается более высокая помехоустойчивость и возможность применения помехоустойчивого кодирования. формула изобретения Устройство для приема частотно манипулированных сигналов, содержащее детектор, первый вход которого соединен с выходом первого интегратора, к первому входу которого подключен выход перемножителя, первый вход щ которого соединен с выходом усилителя-ограничителя и с входом удвоителя частоты, выход которого через блок фаэовой автоподстройки частоты подключен к входу делителя частоты,выходгз которого соединен с входом формирова,.теля импульсов, о т л и ч а ю щ е ес я тем, что, с целью повышения поме 932646 бхоустойчивости в него введены счетчики, ключи, второй интегратор, блокпамяти и коммутатор, первый вход которого соединен с первым входом перз вого ключа, с первым входом первогосчетчика и с первым выходом формирователя импульсов, второй выход которогосоединен с первым входом второго счетчика, с первым входом второго ключа0 и с вторым входом коммутатора, к третьему входу которого подключен выходблока памяти, входы которого соединеныс выходами второго интегратора, квходам которого подключены выходы первого и второго ключей, вторые входыкоторых соедИнены соответственно с выходами первого и второго счетчика,вторые входы которых соединены с выхо"дом усилителя-ограничителя, причемвыход коммутатора подключен к вторымвходам перемножителя, первого интегратора и детектора.Источники информации,принятые во внимание при экспертизе1. Патент ОКАЯ 2977417,кл. 178/51, 19612. Патент СШЯ 3743775кл. 178/88, 1973 (прототип).И Заказ 3802/76 Тираж 68 еае ееавав лиал ППП "Патент", г, Ужгород, ул. Г