Устройство фазирования регенераторов цифрового сигнала для радиоканалов

( 873434 Союз СоветскмкСоцмвлмстмческиаРеслублмк ОЛИСАНИЕ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(53) УДК 621 394 .662.2 (088,8) Опубликовано 15.10.81. Бюллетень3Дата опубликования описания 25,10.81 пю лелем нзееретеннй н еткрмтнй(72) Авторы изобретени Пономарев и С. И. Чувички(54) УСТРОИСТВО ФАЗИРОВАНИЯ РЕГЕНЕРАТОРО ЦИФРОВОГО СИГНАЛА ДЛЯ РАДИОКАНАЛОВИзобретение относится к электросвязи и может использоваться в различных системах передачи и приема дискретной информации, в регенераторах и измерителях искажений цифрового сигнала.По основному авт. св,489238 известно устройство фазирования регенераторов цифрового сигнала для радиоканалов, содержащее последовательно соединенные входной узел и фазовый дискриминатор, опор- ный генератор, управляемый делитель, интегратор, преобразователь аналог-код и элемент.ИЛИ, два делителя, временной селектор, реверсивный счетчик, анализатор среднего значения коэффициента автокорреляции временных искажений 1. Однако помехоустойчивость этого уст-. ройства при преобладаниях входного сигнала невысока,Цель изобретения - повышение помехоустойчивости устройства при преобладаниях входного сигнала.Цель достигается тем, что в устройство введены второй и третий КЗ-триггеры и элемент И, к первому и второму входам кото. рого подключены выходы первого И второго КЬ-триггеров, а выход подсоединен к первому входу третьего КЬ-триггера, ко второму входу которого подключен выход счетчика импульсов, объединенный с первыми входами, первого и второго Ю-триггеров, вторые входы которых подключены к соответствующим выходам реверсивного счетчика, ко второму входу которого подключен выход второго временного селектора, первый вход которого объединен с первым входом третьего временного селектора, входом анализатора среднего значения коэффициента автокорреляции временных искажений, первым входом первого временного селектора, входом интегратора, подключенными к выходу входного узла, выход анализатора среднего значения коэффициента авто корреляции временных искажений подсоединен к входу формирования сигнала Окна третьего временного селектора, второй вход которого объединен со вторыми входами второго и первого временных селекторов, под- ключенных к выходу управляемого делителя, щ выход третьего временного селектора подсоединен ко входу счетчика импульсов, выход третьего КЗ-триггера подсоединен ко второму входу элемента ИЛИ.35 4 о 45 50 55 3На чертеже представлена структурная электрическая схема предложенного устройства,Устройство фазирования регенераторов цифрового сигнала для радиоканалов содержит входной узел 1, фазовый дискриминатор 2, опорный генератор 3, управляемые делитель 4, интегратор 5, преобразователь 6 аналог-код; элемент ИЛИ 7, делители 8 и 9, первый временной селектор 10, реверсивный счетчик 11, второй временной селектор 12, первый и второй КЬ-триггеры 13 и 14, элемент И 15, третий К 5-триггер 16, счетчик импульсов 1, третий временной селектор 18 и анализатор 19 среднего значения коэффициента автокорреляции временных искажений.Устройство работает следующим образом,Искаженный цифровой сигнал со входа устройства поступает на входной узел 1, где выделяются фронты цифрового сигнала, которые с выхода этого узла поступают на вход фазового дискритиратора 2, в котором сравниваются с фазой опорного напряжения, с выхода Опережения-отставания фазы фазового дискриминатора 2 импульсы поступают через делители 8 и 9 на входы Добавления-исключения управляемого делителя 4, включенного между выходом опорного генератора 3 и выходом всего устройства. Коэффициент деления делителей 8 и 9 изменяется в зависимости от кодового сигнала, поступающего на их управляющие входы с выхода элемента ИЛИ 7. Если входной сигнал имеет высокую плотность манипуляции или дробления цифрового сигнала, то на выходе входного узла 1 имеется большое количество фронтов сигнала, которые интегрируются интегратором 5, причем при увеличении количества фронтов напряжение на выходе интегратора 5 увеличивается, это напряжение с выхода последнего поступает на вход преобразователя 6, где преобразуется в кодовый сигнал, воздействующий через элемент ИЛИ 7 на управляющие входы делителей 8 и 9 так, что при увеличении напряжения увеличивается и коэффициент деления делителей 8 и 9 и, следовательно, увеличивается инерционность устройства фазирования и повышается устойчивость устройства к случайным флуктациям фазы входного сигнала. Кроме того, фронты входного сигнала поступают на входы реверсивного счетчика 11 и на вход счетчика импульсов 17 через первый, второй и третий временные селекторы 10, 12 и 18. Зоны временной селекции (Окна селекторов) формируются из опорного (выходного) сигнала, поступающего на тактовые входы этих селекторов(10,12) и 18 с выхода управляемого делителя 4. При больших качаниях времени распространения анализатор 19 вырабатывает напряже 5 1 о 5 го 25 зо ние, пропорциональное коэффициенту авто- корреляции временных искажений входного сигнала, которое, воздействуя через вход формирования Окна третьего временного селектора 18, увеличивает зону селекции. При некоррелированных временных искажениях напряжение на выходе анализатора 19 близко к нулю и Окно третьего временного селектора 8 минимально.В процессе работы устройства фазирования изменяется фазовое соотношение фронтов входного и опорного сигналов, в результате чего фронты попадают в первую, во вторую или в третью зону селекции. При наличии синфазности фронты входного сигнала флуктуируют относительно неискаженного положения, т,е. перемещаются из первой зоны во вторую через третью и наоборот.При наличии синфазности в устройстве фазирования первый и второй К 5-триггеры 13 и 14 устанавливаются в единичное состояние поочередно, а третий КЬ-триггер 16 постоянно находится в единичном состоянии, свидетельствуя о наличии синфазности.Отсутствие синфазности характеризуется постоянным односторонним изменением положения фронтов входного сигнала относительно опорного сигнала, что приводит к тому, что фронты перемещаются из первой зоны в третью, из третьей во вторую, из второй в первую и т.д, При этом на выходе элемента И 15 формируются импульсы, переводящие Ю-триггер 16 в нулевое состояние. Сигнал КЯ-триггера6, воздействуя через элемент ИЛИ 7 на делители 8 и 9, уменьшает их коэффициент деления, ускоряя процесс вхождения в синхронизм.Преобладания входного сигнала не нарушают работы устройства в режиме синфазности, так как в этом случае импульсы на выходе элемента И не формируются.Таким образом, в предлагаемом устройстве преобладание входного сигнала не снижает помехоустойчивости устройства фазирования, вследствие чего надежность его работы повышается,Формула изобретенияУстройство фазирования регенераторов цифрового сигнала для радиоканалов по авт. св. Юо 489238, отличающееся тем, что, с целью повышения помехоустойчивости при преобладаниях входного сигнала, введены второй и третий временные селекторы, счетчик импульсов, первый, второй и тр 4 тий Ю-триггеры и элемент И, к первому и второму входам которого подключены выходы первого и второго КЯ- триггеров, а выход подсоединен к первому входу третьего Ю-триггера, ко второму входу которого подключен выход счетчика импульсов, объединенный с пер873434 Составитель Е. Люва Техред А. БойкасТираж 701ВНИИПИ Государственного копо делам изобретений и13035, Москва, Ж - 35, РаушсФилиал ППП Патент, г. Ужгород имоваКорректор АГодписноеитета СССРоткрытийя на 6., д. 4/5ул. Проектная,Редактор Т. ВеселоЗаказ 9078/85 ренц 5выми входами первого и второго ЙБ-триггеров, вторые входы которых подключены к соответствующим выходам реверсивного счетчика, ко второму входу которого подключен выход второго временного селектора, первый вход которого объединен с первым входом третьего временного селектора, входом анализатора среднего значения коэффициента автокорреляции временных искажений, первым входом первого временного селектора, входом интегратора, подключенными к выходу входного узла, выхода анализатора среднего значения коэффициента автокорреляции временных искажений подсоединен к входу формирования сигнала Окна третьего временного селектора, второй вход которого объединен со. вторыми входами второго и первого временных селекторов, подключенных к выходу управляемого делителя, выход третьего временного селектора подсоединен ко входу счетчика импульсов, выход третьего КЬ-триггера подсоединен ко второму входу элемента ИЛИ. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР489238, кл. Н 04 1 1/04, 1974 (прототип).