Устройство для сложения в системеостаточных классов

Союз СоветсинкСоцналистичесиикРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1111830410(23)Приоритет С 06 6 7/14 1 Ъеударотеаннык квинтет СССР ао делам изобретений и открытийИнститут аэродинамики АН УкраинскойССР(54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ10 Изобретение относится к вычислительной технике и может быть применено в аналоговых счетно-решающих устройствах.Известно устройство, являющееся сумматором четырех переменных, представленных 5-ю разрядами позиционного двоичного кода, содержащее обратимые операционные усилители по числу разрядов машинных переменных, блок сброса, блок регистрации переполнения и блоки переноса. Каждый обратимый операционный уснгитель состоит из усилителя постоянного тока с большим коэффициентом усиления и пяти вспомогательных резисторов 111.Недостатком этого устройства является ограниченное быстродействиет объясняемое необходимостью формирования сигналов переноса,Наиболее близким техническим решением по технической сущности и достигаемому результату к предлагаемому является устроиство, содержащее блок переноса, операционный усилитель, функциональный преобразователь. К потенциально-нулевой точке операционного усилителя.подсоедйнены Ь основных резисторов, а к выходу подключены п вспомогательных резисторов. Входы функционапьного преобразователя соединены с основными . и через переключатели - с всп 4 емогатепьными резисторами. Выход преобразователя подключен чврез допол,нительный резистор к потенциально- нулевой точке усилителя и непосредственно к входу блока переноса 121.Недостаток этого устройства - ограниченные функциональные возможности, заключающиеся в однонаправленности прохождения информации и невозможности работь: с неиозипиониыми кодами, например в системе остаточных классов.Цель изобретения - расширение функциональных ВозможиОстс 14 путРМ обеспечения обт 1 ати.ксти с 11 ожения.830410 35 50 Поставленная цель достигается тем, что устройство сложения в системе остаточных классов, содержащее первый операционный усилитель, вход которого соединен с первым выводом входного масштабирующего резистора и группу из и масштабирующих резисторов, включенных соответственно между выходом первого операционного усилителя и группой из и входов выходов устройства, содержит и-входовой модульный сумматор, и-входовой ограничитель, второй операционный усилитель и три резистивных делителя/ при этом входы и-входового модульно го сумматора и и-входового ограничителя соединены с соответствующими по номеру входами-выходами устройства выход и-входового модульного1сумматора соединен со вторым выводом 20 входного масштабирующего резистора, первый резисгивный делитель включен между входом и выходом первого операционного усилителя, а второй и третий резистивные делители - между входом и 25 выходом второго операционного усилителя, средние выводы первого и второго резистивных делителей объединены, а средний вывод третьего является дополнительным входом - выходом устрой ства.На чертеже представлена схема устройства для сложения.Устройство .содержит п-входовой ограничитель 1 1 и"входовой модульный сумматор 2, операционные усилители 3 и 4, масштабирующие резисторы 51 51 6, резистивнъ 1 е делители, вйполненйые на резисторах 7-12, входные-выходные шины 13-13Устройство работает следующимобразом.На входные шины 13 -13,1 посту" пают входные сигналы, представленные в системе остаточных классов, На пряжение, пропорциональное модульной сумме входных сигналов образуется на выходе модульного сумматора 2 и поступает через резистор 6 навход операционного усилителя 3.В точке К соединения средних выводов и+1 резистивных делителейпоявляется напряжение кО, =О где О - выходное напряжение модульР.ного сумматора 2.При условии йц К =йЦ имеем: Обью(п+1 =О ю. 4Итак, результат модульного суммирования, получаемый на выходемодульного сумматора 2, являетсяокончательным и совпадает с сигналом на шине 13 . При этом ограничитель 1 не работает.Для исключения неоднозначностипри выполнении, операции модульногосложения необратимым модульным сумматором 2 введен ограничитель 1,В простейшем случае он по каждомувходу выполнен на паре стабилитройов, включенных встречно между входом ограничителя и шиной нулевогопотенциала. При этом выходными являются (пФ 1)-я шина 13, и шины 13-1 Зпбез шины 13. Аналогично на 1-томвходе устанавливается напряжение,определяемое изменением выходногонапряжения операционного усилителя3. Пробивные напряжения пары стабилитронов ограничителя 1 должны бытьтакими, чтобы при напряжении на входах (1-п), соответствующих числамО (в) ( где а - величина модуля),стабилитроны имели высокое сопротивление. При увеличении или уменьшении этого напряжения относительнозаданной зоны стабилитроны пробиваются, и происходит ограничение 1-тогосигнала.Итак, на выходе и-входового необратимого модульного сумматора 2 приподаче на и входов единичных сигналовна его выходеобразуется сигнал,соответствующий-модульной суммеп сигналов по модулю пг.Величина модуля задается в схеменеобратимого модульного сумматора 2.При гя=2 на входы сумматора 2 поступают единичные сигналы, в этом случае при четном и модульная сумма равна нулю, а при нечетном и - единице,Технико-экономический эффектот использования изобретения определяется расширением функциональныхвозможностей вычислительной структуры благодаря универсализации внешних шин,Формула изобретения Устройство для сложения в системе остаточных классов 1 содержащее первый операционный усилитель, вход которого соединен с первым выводом входного масштабируюшего резист 1 ра83041и группу из и масштабирующих резисторов, включенных соответственно между выходом первого операционного усилителя и группой из и входов - выходов устройства, о т л и ч а -5 ю щ е е с я тем, что, с целью расшчрения функциональных воэможностей эа счет обеспечения обратимостисложения, устройство содержит и-входовой модульный сумматор, и-входо- О вой ограничитель, второй операционный усилитель и три резистивных делителя, при этом входы и-входового модульного сумматора и и-входового ограничителя соединены с соответству З ющими по номеру входами- выходами устройства, выход и-входового модульного сумматора соединен со вторым выводом входного масштабирую 0 6щего резистора, первый реэистивный делитель включен между входом ивыходом первого операционного усилителя, а второй и третий реэистивные делители " между входом и выходом второго операционного усилителя, средние выводы первого и второго резистивных делителей объединены, а средний вывод третьего является дополнительным входом - выходомустройства. Источники информации,принятые во внимание при экспертизе1Авторское свидетельство СССРУ 4083236, кл. 6 06 0 7/14, 1971.2. Авторское свидетельство СССРВ 430380, кл 00 б Г 7/50, 1971Составитель Г. Осиповдактор И, Касарда Техред И.Асталош Корвектор,Подписное Тирарственного зобретений а )КР Ужгород лиал ППЛ Патент",Заказ 3804/87 ВНИИПИ Госуд по делам 113035, Мос