Многоразрядное суммирующее устройство

(23) Приоритет (43) Опубликовано 1 5,04.78,5 юллетень(4 Ы Дата опубликования описания,О 3,ф Оеударстеекньзе кемкт Совета Менеетраа ССС ее делам кзебретеели еткрмткй ДК 681 34088,8) 2) Авторы изобретен Ю, А, Кочкарев и В, П. Ратуши тут им. В, Д, Кемыко аганрогски хвическ 71) Заявитед Е СУММИРЯОЩЕЕ УСТРОЙС 4 МНОГОРАЗ Изобретение относится к ой вычислительной тех логовои и ги Известно устройство для суммирования и вычитания 1, содержащее решающий усилитель с входными резисторами и резистором в обратной связи, в котором каждое слагаемое представлено в виде, напряжения, Недостатком этого устройства является низкая точность вычислений.Наиболее близким к изобретению по технической сущности является многоразрядное сум. мирующее устройство 2, содержащее суммирующий усилитель с первым масштабным резистором обратной связи, выход которого через функциональный преобразователь соединен с выходом устройства, вход сумматора соединен з с выходами управляемых ключей, входы которых через соответствующие масштабные резисторы соединены с первой группой входов устройства, вторая группа входов которого соединена с управляющими входами управляемых о ключей.Указанное устройство позволяет повысить точность, однако является сравнительно слож. ным.Для упрощения конструкции при условии сохранения цифровой точности предлагаемое Ж устройство содержит входные масштабные резисторы, генератор ортогональных сигналов, дополнительные управляемые ключи, запоминающие конденсаторы и дифференциальный усилитель со вторым масштабным резистором отрицательной обратной связи, инвертирующий вход которого через первый входной масштабный резистор соединен с выходом сумматора, а неинвертирующий вход через второй дополнительный масштабный резистор соединен с выходом функционального преобразователя и через третий дополнительный масштабный резистор - с шиной нулевого потенциала, выход дифференциального усилителя подключен к вхо. ду первого дополнительного управляемого клю. ча, первый выход которого соединен с первым выходом второго дополнительного управляемого ключа и через первый запоминающий конденсатор подключен к шине нулевого потенциала, вторые выходы обоих дополнительных управ. ляемых ключей через второй запоминающий конденсатор соединены с шиной нулевого по. тенциала, вход второго дополнительного управ. ляемого ключа соединен через четвертый входной масштабный резистор с входом сумматора, управляющие входы дополнительных управляе. мых ключей подключены к выходу генератора ортогональных сигналов,б 02967 той же задачи. Формула изобретения 3римеиеиие управляемых ключей необходимо лли молелирования многоразрядных чисел ш.риолическими сигналами, состоящими иэ от. лелиных ортогональных составляющих, каждая иэ которых молелирует отдельный разряд числа В заявляемом устройстве принят базис, представляющий собой функции Хаара, причем функции имеют одинаковый ранг и взяты по абсолютной величине. Моделирование чисел сигналаь,и с ортогональными составляющими позволит существенно упростить решающую часть, вышеуказанный выбор ортогонального базиса приводит к уменьшению числа блоков переноса. В данном случае решающая часть состоит из одного решающего операционного усилителя, на котором суммируются (вычита ются) все разряды числа, а блок нормализации также состоит всего из одной схемы переноса, так как перенос заключается в сдвиге сигнала переноса на схеме задержки на интервал времени, равный длительности существования одной функции Хаара,На фиг. 1 приведена структурная схема многоразрядного суммирующего устройства двух п-разрядных чисел; на фиг, 2 - графикй принятого ортогонального базиса функций; на фиг. 3 - характеристика функционального пре. образователя блока переноса (нормализации).Многоразрядное суммирующее устройство (фиг. 1) содержит суммирующий усилитель (сумматор) 1 с первым масштабным резистором обратной связи 2, выход которого через функциональный преобразователь 3 соединен с выходом устройства. Вход сумматора 1 сое. дииен с выходами управляемых ключей 4- 4, входы которых через соответствующие масштабные резисторы 5 - 5 соединены с первой группой входов 6 вустройства. Вторая группа входов обозначена 7, - 7.Кроме этого, устройство содержит входные масштабные резисторы 8 - 11, дополнительные управляемые ключи 12 и 13,. запоминающие конденсаторы 14 -5 и дифференциальный уси. литель 16 со вторым масштабным резистором отрицательной обратной связи 17, генератор ортогональиых сигналов 18.Устройство работает следующим образом. На выходе сумматора 1 получается сумма входных сигналов (Х + У) в ненормализованной форме, т.е. каждый разряд может иметь величину, превышающую основание системы счисления. Для нормализации результата к выходу сумматора 1 подключен функциональный преобразователь 3 и через масштабный резистор 9 инвертврующнй вход дифференциального усилителя 16. Зависимость между напряжением нв входе и напряженнем на выходе функционального преобразователя, например, для двоичной системы счисления приведена на. фиг, 3.Сигналы Х и У;, пропорциональные величинам разрядов слагаемых Х и У, подаются на резисторы 5 - 5 п и затем с помощью ключей 4, - 4 н преобразуются в ортогональные друг другу сигналы и суммируются на сумматоре 1,Сигнал с выхода сумматора 1 попадает на фуикпкоиальный преобразователь 3, который формирует нормализованный выход того разряда, который в данный момент приложен на вход преобразователя. Для двоичной системы счислении зависимость в относительных единицах между напряжением на выходе и входе приведена на фиг. 3. Сигнал переноса П; из 1-го в 1 + 1 разряд формируется на дифференциальном усилителе 16 согласно выражению: где С; - суммарный ненормализованный сигнал в 1-ом разряде;П; - перенос из 1 - 1 разряда;В; - нормализованный сигнал в 1-ом разряде;Р - основание системы счисления.15 Указанный сигнал должен быть задержанна время М (фиг. 2) и просуммировав соследующим разрядом. Задержка осуществляет-:ся с помощью управляемых ключей 3 и 2 и запоминающих конденсаторов 14, 15, Ключи 12, 13 управляются от генератора ортого.нальных сигналов 18 таким образом, что при переходе от одного разряда к другому ключи одновременно переключаются. При прохождении первого и.всех нечетных разрядов поло жение ключей указано на фиг. 1. При прохож- .дении первого разряда сигнал переноса П, запоминается на конденсаторе 14, а конденса-.тор 5 при этом разряжен, При прохождении второго разряда ключи переключаются и сигнал переноса П запоминается на конденса.торе 15, а сигнал П, в это время считывается Зф и через масштабный резистор 10 подается навход сумматора 1.Ортогональный базис, приведенный нафиг. 2, соответствует,временному.разделению разрядов; что позволяет обойтись одним сумматором и одной схемой переноса на дифференциальном усилителе 16 для обработки всех разрядов многоразрядных слагаемых, что является главным преимуществом предлагаемого устройства. Если в качестве единой формысуществования информации во всей вычисли тельной машине будут приняты сигналы твкого вида, как получаются на выходе предлагаемого устройства, то оно может быть еще более упрощено. В этом случае отпадает необходимость в резисторах 5 и управляемых ключах 4. При этом сигналы, несущие информацию о.многоразрядных слагаемых Х и У, должны подаваться через. входные резисторы на суммирующую точку сумматора 1,Кодирование разрядов слагаемых с помощью ортогоиальных сигналов существенно упрощает существующее устройство для решения Многоразрядное суммирующее устройство, содержащее суммирующий усилитель с первым масштабным резистором обратной связи, выход которого через функциональный првобразова. тель соединен с выходом устройства, вход сумматора соединен с выходами управлемЫх клю- чей, входы которых через соответствующие мас.602967 мвС:Э.в Составитель О. Сахаровехред О. Луговая Корректор краж 826 Подписное Редактор Л. БабеЗаказ 1855/46 Макаревн вета Министров СССРогкритийя и аб., д. 4(5ул. Проектная, 4 ЦНИИПИ Госу 113035,филиал ППарственного комитета Сделам изобретениИ н Москва, Ж, Раушск П вПатентэ, г. Ужгоро штабные резисторы соединены с первой группой входов устройства, вторая группа входов которого соединена с управляющими входами управляемых ключей, отличающееся тем, что, с целью упрощения устройства, оно содержит входные, масштабные резисторы, генератор ортогональных сигналов, дополнительные управляемые ключи, запоминающие конденсаторы н дифференциальный усилитель со вторым мас. штабным резистором отрицательной обратной связи, ннвертирующий вход которого через первый входной масштабный резистор соединен с выходом. сумматора, а неинвертирующий вход через второй дополнительный масштабный резистор соединен с выходом, функционального преобразователя и через третий дополнительный масштабный резистор - с шиной нулевого потенциала, выход дифференциального усилителя подключен к входу первого дополнительного управляемого ключа, первый выход которого соединен с первым выходом второго дополнительного управляемого ключа н черезпервый запоминающий конденсатор подключенк шине нулевого потенциала, вторые выходыобоих дополнительных управляемых ключей чеф реэ второй запоминающий конденсатор соедине.ны с шиной нулевого потенциала, вхЬд второгодополнительного управляемого ключа соединенчерез четвертый входной масштабный резисторс входом сумматора, управляющие входы дополнительных управляемых ключей подключены к выходу генератора ортогональных сигналов,Источники информации, принятые во внимание при экспертизе: