Коммутатор

(111815909 ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ К .АВТОРСКОМУ СВИДЕТЕЛЬСТВУ,Союз СоветскииСоциалистическихресиублик(61) Дополнительно (22) Заявлено 18.05 с присоединением за (23) Приоритет -Опубликовано авт. свид-ву -51) М. К,79 (21) 2768140/18-21явки-Н 03 К 17/00 оударотаеииыи комитет СССР о делам изебретеиий и открытийюллетень1 53) УДК 681.32 (088,8) 3,03,81. Дата опубликова описания 28.03.(54) КОММУТАТО Изобретение относится к коммутационной технике.Известны, коммутаторы, содержащие передатчики, приемники и матрицу коммутации 1.Недостатком известного устройства является низкое быстродействие.5Наиболее близким техническим решением к предлагаемому является коммутатор, содержащий М передатчиков и Х приемников, а также матрицу из М-И узлов, в каждом из которых расположен элемент И коммутации, при этом первые входы элементов И коммутации каждого столбца матрицы объединены и подключены к информационному выходу соответствующего передатчика, а выходы элементов И коммутации каждой строки матрицы объединены 15 и подключены ко входу соответствующего приемника 2.Недостатком известного устройства является низкое быстродействие.Цель изобретения - повышение быстродействия коммутатора.20Указанная цель достигается за счет того, что в коммутаторе, содержащем М передат чиков и Х приемников, а также матрицу 2из М-М узлов, в каждом из которых расположен элемент И коммутации, при этом первые входы элементов И коммутации каждого столбца матрицы объединены и подключены к информационному выходу соответствующего передатчика, а выходы элементов И коммутации каждой строки матрицы объединены и подключены ко входу.соответствующего приемника, введены входной М-канальный и выходной М-канальный блоки приоритетного обслуживания, шифратор М регистров с разрядностью 1 одгХ, М дешифраторов, М канальных элементов ИЛИНЕ, управляющий элемент ИЛИ-НЕ и М- разрядный регистр маски, при этом каждый из входов входного блока приоритетного обслуживания соединен с управляющим выходом соответствующего передатчика, каждый из информационных выходов - со входом считывания соответствующего регистра и управляющим входом соответствующего дешифратора, первый и второй управляющие выходы подключены соответственно к управляющим входам регистра маски и выходного блока приоритетного обслуживания, информационные входы которого сое динены с выходамирегистра маски, а вы815909 формула изобретения выходов - со входом считывания соответствующего регистра 8 и управляющим входом соответствующего дешифратора 9, первый и второй управляющие выходы подключены соответственно к управляющим входам регистра 12 маски и выходного блока 6 приоритетного обслуживания, информационные входы которого соединены с вы ходами регистра 12 маски, а выходы подключены ко входам шифратора 7, выходы 50 55 ходы подключены ко входам шифратора, выходы которого соединены с информационными входами регистров, выходы каждого из которых подключены к информационным входам соответствующего дешифратора, каждый из выходов каждого из которых соединен со вторым входом одного из элементов И коммутации соответствующего столб 11 д матрицы и одним из входов соответствующего канального элемента ИЛИ-НЕ, выходы которых подключены к информационным входам регистра маски, а дополнительные входы объединены и подключены к выходу управляющего элемента ИЛИ-НЕ, входы которого соединены с информационными выходами входного блока приоритетного обслуживания.На чертеже представлена функциональная схема коммутатора.Схема содержит передатчики 1, приемники 2, матрица 3, в каждом узле которой расположен элемент И 4 коммутации, первые входы которых в каждом столбце матрицы 3 объединены и подключены к информационному выходу соответствующего передатчика 1, а выходы элементов И 4 коммутации каждой строки матрицы 4 объединены и подключены ко входу соответствующего приемника 2, входной блок 5 приоритетного обслуживания, выходной блок 6 приоритетного обслуживания, шифратор 7, регистры 8, дешифраторы 9, канальные элементы ИЛИ-НЕ 10, управляющий элемент ИЛИ-НЕ 11, регистр 12 маски.Каждый из входов входного блока 5 приоритетного обслуживания соединен с управляющим выходом соответствующего передатчика 1, каждый из информационных которого соединены с информационными вхо дами регистров 8, выходы каждого из которых подключены к информационным входам соответствующего дешифратора 9, каждый из выходов каждого из которых соединен со вторым входом одного из элементов И 4 коммутации соответствующего столбца матрицы 3 и одним из входов соответствующего канального элемента ИЛИ-НЕ 10, выходы которых подключены к информационным входам регистра 12 маски, а дополнительные входы объединены и подключены к выходу управляющего элемента ИЛИ-НЕ 11, входы которого соединены с информационными выходами входного блока 5 приоритетного обслуживания.Функционирование коммутатора ществляется следующим образом. 5 10 20 25 30 4Активный передатчик 1 выдает сигнал опроса, который обрабатывается входным блоком 5 приоритетного обслуживания. После подтверждения блоком 5 приоритетного обслуживания получение сигнала опроса, активный передатчик 1 через указанный блок устанавливает регистр 12 маски и выдает сигнал на управляющий вход выходного блока 6 приоритетного обслуживания. Вследствие этого с выходов выходного блока 6 приоритетного обслуживания снимается код номера того из запрошенных свободных приемников 2, который имеет более высокий приоритет и выборка которого не запрещена регистром 12 маски. Указанный код через шифратор 7 записывается в соответствующем регистре 8. После получения разрешения от соответствующего выхода входного блока 5 приоритетного обслуживания указанный регистр 8 на одном из выходов одноименного дешифратора 9 вырабатывает единичный логический уровень, который разблокирует соответствующий элемент И 4 коммутации, подсоединяя тем самым активный передатчик 1 с выбранным приемником 2, и через соответствующий элемент ИЛИ-НЕ 10 обнуливает одноименный разряд регистра 12 маски. В случае замены двух приемников 2 блоком связи и подключения его выхода ко входам передатчиков 1, коммутатор через два элемента И 4 коммутации осуществляет связь между двумя передатчиками 1. Коммутатор, содержещий М передатчиков и Х приемников, а также матрицу из М Х узлов, в каждом из которых расположен элемент И коммутации, при этом первые входы элементов И коммутации каждого столбца матрицы объединены и подключены к информационному выходу соответствующего передатчика, а выходы элементов И коммутации каждой строки матрицы объединены и подключены ко входу соответствующего приемника, отличающийся тем, что, с целью повышения быстродействия, введены входной М-канальный и выходной М-канальный блоки приоритетного обслуживания, шифратор, М регистров с разрядностью 1 одХ, М дешифраторов, Х канальных элементов ИЛИ-НЕ, управляющий элемент ИЛИ-НЕ и Х-разрядный регистр маски, при этом каждый из входов входного блока приоритетного обслуживания соединен с управляющим выходом соответствующего передатчика, каждый из информационных выходов - со входом считывания соответствующего регистра и управляющим входом соответствующего дешифратора, первый и второй управляющие выходы подключены соответственно к управляющим входам регистра маски и выходного блока приоритетного обслуживания, информационные815909 Составитель В. Чехред А. Бойкасираж 99 В чан зе Корректор Г. Решетни Подписное Редактор Н. РогуЗаказ 727/89 ВНИИПИ Государственногопо делам изобретений113035; Москва, Ж - 35, Рау Филиал ППП Патент, г. Ужго комитета С и открыти шская наб., род, ул, Пр д. 4/5ектная, 4 входы которого, соединены с выходами регистра маски, а выходы подключены ко входам шифратора, выходы которого соединены с информационными входами регистров, выходы каждого из которых подключены к информационным входам соответствующего дешифратора, каждый из выходов каждого из которых соединен со вторым входом одного из элементов И коммутации соответствующего столбца матрицы и одним из входов соответствующего канального элемента ИЛИ-НЕ, выходы которых подключены к информационным входам регистра 6маски, а дополнительные входы объединены и подключены к выходу управляющегоэлемента ИЛИ-НЕ, входы которого соединены с информационными выходами входного блока приоритетного обслуживан 14 я.5 Источники информации,принятые во внимание при экспертизе1. Байцер Б. Архитектура вычислительных комплексов. М., Мир, т, 1, 1974,с. 19, рис. 14.2, Каган Б. М, и др. Цифровые вычис 1 О лительные машины и системы М Энергия1973, с. 542, рис. 10 (протогип).