Временной коммутатор асинхронныхимпульсных сигналов

(22) Заявлено 1004.79 (21) 2750732/18-09 р)м ( 3 с ттрисоединением заявки Йо Н 04 Ь 11/20 1 осударствеиимВ комитет СССР ио дедам изобретеиий и открмтий(54) ВРЕМЕННОЙ КОММУТАТОР АСИНХРОННЫХ ИМПУЛЬСНЫХСИГНАЛОВ Изобретение относится к импульс=ной технике и может использоватьсядля коммутации цифровых каналов.Известен временной коммутаторасинхронных импульсных сигналов,содержащий управляющий блок, преобразователь, блок памяти, датчик меток времени, адресно-кодовые блоки ивыходной блок (1),Однако в известном временном коммутаторе велики искажения коммутируемых сигналов.Цель изобретения - уменьшение искажений коммутируемых сигналов.Поставленная. цель достигается тем, 5что во временной коммутатор асинхронных импульсных сигналов, содержащийуправляющнй блок, преобразователь,блок памяти, датчик меток времени,.адресно-кодовые блоки и выходной 20блок, введены приемник служебныхсигналов, анализатор и буферные накопители, соответствующие выходы которых подключены ко входам анализатора,выход которого соединен с соответствукщими входами буферных накопителей,другие входы которых соединены с вы"ходами адресно-кодовых блоков, вы"ход датчика меток времени подключенк соответствующим входам буферных на копнтелей и к первому входу выходно"го блока, второй вход которого соединен с соответствующими выходами буферных накопителей и с первым входомпреобразователя, второй вход которогосоединен с соответствующими выходамибуферных накопителей и с первыми входами блока памяти и приемника служеб"ных сигналов, выход которого подключен ко входу управляющего блока, выход блока памяти соединен с третьимвходом выходного блока,На чертеже изображена структурнаяэлектрическая схема временного коммутатора асинхронных импульсных сигналов.Временной коммутатор содержитадресно-кодовые блоки 1- 1, выходной блок 2, датчик 3 меток времени,буферные накопители 4- 4, анализатор 5, блок б памяти, преобразователь7, приемник 8 служебных сигналов,управляющий блок 9, Коммутатор содержит также адресную шину 10 и базовуюшину 11Временной коммутатор асинхронныхимпульсных сигналов работает следующимобразом.Значащие моменты модуляции (ЗММ)входных сигналов уплотняются на вхо 809629де устройства и вместе с адресом соответствующего комплекта по адреснокодовому блоку 1 записываются в буФерный накопитель 4 (БН,), Одновременно с записью адреса с БН 4 записывается код времени поступления ЗММ, выдаваемый датчиком 3 меток времени,БН 4 обеспечивает запись несколькихуправляющих слов, включающих в себяадрес канала, по которому поступилЗММ, и код времени его поступления.Ямкость БН 4 определяется требуемойминимальной величиной краевых искажений. Очередность считывания информации на БН 4 - 4 осуществляется анализатором 5.Информация о количестве управляющих слов, записанных в каждом иэБН 4 - 41,передается по дополнительному выходу БН 4 на соответствующиевходы анализатора 5, который осуществляет считывание информации из БН 4 20с наибольшим заполнением памяти,При этом обеспечивается минимальнаязадержка при записи управляющих словв БН 4.Считываемый из БН 4 адрес активного канала поступает на адреснуюшину 10, а код меток времени - наФазовую шину 11. В блоке 6 памяти,преобразователе 7 и приемнике 8 служебных сигналов каждому входу коммутатора выделяется ячейка памяти .В ячейку памяти блока 6 памяти записывается адрес выходного канальногокомплекта, с которым установлено соединение. Этот адрес считывается иэблока 6 памяти при возбуждении адресной шины 10 и вместе с кодом времени передается в выходной блок 2.Одновременно в выходной блок 2 иэдатчика 3 меток времени поступаеткод текущего времени. 40В выходном блоке 2 информацияв выходной канал выдается с постоянной задерккой относительно кода времени, поступающего по фазовой шине11. При этом обеспечивается компенсация переменных временных задержекв групповом тракте.С помощью преобразователя 7 осуществляется выделение информационныхсимволов в каждом из коммутируемыхканалов. При этом используются кодыметок времени поступления ЗММ навход БН 41 передаваеьие по фаэовойшине 11.Выделенные в преобразователе 7символы(группы символов) передаютсяв приемник 8 служебных сигналов, выполненный, например, в виде логического блока, соединенного с запоминающим блоком. Логический блок можетпредставлять собой обычный индивидуальный приемник управляющих сигналов, запоминающие элементы которогосоединены с запоминающим: блоком.Запоминающий блок содержит индивидуальные для каждого коммутируемого 65 канала ячейки памяти, При возбуждении адресной шины 10 информация с соответствующей ячейки запоминающего блоКа считывается в логический блок, анализируется и при необходимости, т.е. приеме определенного сигнала, выдается в управляющий блок 9. Такое решение позволяет уменьшить объем индивидуального оборудования, необходимого для передачи управляющей информации, и упростить сопряжение с управляющим блоком 9.Применение предлагаемого устройства значительно увеличивает пропускную способность групповых трактов временных адресно-кодовых коммутационных систем, а следовательно, уменьшает количество и емкость пространственных ступеней коммутации.Так, в среднескоростных системах коммутации применение данного временного коммутатора позволяет уменьшить объем оборудования коммутационных систем в 2-10 раз в зависимости от мкости.Применение группового преобразования сигналов в сочетании с групповым приемом сигналов управления значительно уменьшает нагрузку на управляющий блок и обеспечивает более экономичное построение вычислительного комплекса.Формула изобретенияВременной коммутатор асинхронных импульсных сигналов, содержащий управляющий блок, преобразователь, блок памяти, датчик меток времени, адресно- кодовые блоки и выходной блок, о т л и ч а ю щ и й с я тем, что, с целью уменьшения искажений коммутируемых сигналов, в него введены приемник слукебных сигналов, анализатор и буферные накопители, соответствующие выходы которых подключены ко входам анализатора, выход которого соединен с соответствующими входами буферных накопителей, другие входы которых соединены с выходами адресно-кодовых блоков, выход датчика меток времени подключен к соответствующим входам буферных накопителей и к первому входу выходного блока, второй вход которого соединен с соответствующими выходами буферных накопителей и с первым входом преобразователя, второй вход которого соединен с соответствующими выходами буферных накопителей и с первыми входами блока памяти и приемника служебных сигналов, выход которого подключен ко входу управляющего блока, выход блока памяти соединен с третьим входом выходного блока.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 566382, кл. Н 04 Ь 11/20, 1976.809 б 29 Составитель Н.ПантелееваРедактор Л.ПчелинскаяТехредЖ.Кастелевич ректор С.Шекмар одписно илиал ППП Патентфф, г.Ужгород, ул.Проектная, 4 акаэ 462/81 ВНИИПИ Государ по делам иэо 113035, Москва, ираж 709венного комитета ССетений и открытий