Формирователь тактовых сигналов

Сфез Советскик Социалистических РесвубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДВТИЛЬСЯУ(51)М. Кл. Н 03 К 17/04 с присоединением заявки М ГосударстееииыА комитет СССР во юмам изобретениЯ и открытиЯ(54) ФОРМИРОВАТЕЛЬ ТАКТОВЫХ СИГНАЛОВ Изобретение относится к вычислительной технике и может быть использовано для Формирования тактовых сигналов полупроводникового запоминающего устройства, построенного на больших интегральных схемах, изготовленных по о-канальной МОП-технологии.Известна схема составного эмиттерного повторителя, включающая в себя два транзистора п-р-п и р-п-р типов, обеспечивающая передачу положительного и отрицательного Фронтов входного сигнала без искажений ),1 .Известен также возбудитель для работы на емкостную Нагрузку, в качестве которой может быть запомиьающее устройство, содержащий заряжающий транзистор, включенный между на-. грузкой и зажимом питания, делитель напряжения на резисторах, подключенный к зажиму питания и управляющему электроду транзистора, конденсатор, подключенный между емкостной нагрузкой и средней точкой делителя напряжения, выпрямитель, ключ и резистор, обеспечивающий критическое затухание в цепи нагрузки 121 .Недостатком известных устройств является высокий уровень логического нуля (до 1,0 В) выходного сигнала,снижающий помехоустойчивость полупроводникового запоминающего устройства.Цель изобретения - повьзоение помехоустойчивости,Поставленная цель достигается тем,что в Формирователь тактовых сигналов, содержащий первый ключ, заряжающий п-р-п транзистор, разряжающийр-п-р транзистор, змиттеры которыхчерез резисторы соединены с выходнымзажимом, коллектор первого транзисто-,ра соединен с шиной питания, .а коллектор второго транзистора - с общей ши 15 ной, база первого транзистора соединена с выходом первого ключа и черезрезистор с шиной питания, введенывторой ключ и резистор, причем резистор подключен между базой р-и-р трав 20 зистора и выходным зажимом, выходВторого ключа соединен с базой р-и-р)транзистора, а вход второго лючасоединен со входом первого клвча. Кроме того, в формироватедь введен третий р-п-р транзистор, эмиттер которого подключен к шине литания, а база и коллектор подключены соответственно к коллектору и эмиттеру и-р-и 30 транзистора.Благодаря введению новых элементов,основной ток заряда емкости нагрузкипротекает через дополнительный р-п-ртранзистор, при этом уменьшается прямое падение напряжения перехода база-,эмиттер п-р-п транзистора, что приводит к увеличению высокого уровня напряжения выходного сигнала.На чертеже приведена принципиальная электрическая схема предлагаемого устройства,Устройство содержит первый ключ 1,заряжающий п-р-п транзистор 2, разряжающий р-и-р транзистор 3, эмиттерыкоторых через резисторы 4 и 5 соединены с выходным зажимом б, база транэистора 2 соединена с выходом первого ключа и через резистор 7 - с шиной питания 8, второй ключ 9, выходкоторого соединен с базой р-и-р транзистора 3 и через резистор 10 - с 20выходным зажимом, коллектор транзистора 3 подключен к общей шине, а коллектор транзистора 2 соединен с базой дополнительного транзистора 11 ичерез резистор 12 - с шиной питания, э 5к которой подключен эмиттер дополнительного транзистора 11, коллекторкоторого соединен с эмиттером заряжающего п-р-п транзистора 2,Устройство без транзистора 11 работает следующим образом.В исходном состоянии на входы ключей 1 и 9 поступает сигнал напряжения высокого уровня, при этом на 6 азу транзистора 2 подается запирающийпотенциал, а на выходном зажиме бнапряжение равно напряжению насыщенного ключа 9.При подаче на входы ключей 1 и 9импульса напряжения низкого уровняна их выходах возникает напряжение 40высокого уровня, открывается транзистор 2 и через резистор 5 ирстекаетток заряда емкости нагрузки, транзистор 3 при этом закрыт. Когда напряжение на входах ключей 1 и 9 становится 4равньм высокому уровню, транзистор 2закрывается, а транзистор 3 открывается, при этом основной ток разрядаемкости нагрузки протекает через резистор 4 и транзистор 3. Когда напря- щожение на емкости нагрузки равно 1,0 В,транзистор 3 закрывается и окончательный разряд емкости происходитчерез резистор 10 и открытый ключ 9,при этом величина резистора можетбыть выбрана небольшой, так как основной ток разряда емкости нагрузкипротекает через него только ири снижении напряжения нагрузки до 1,0 В.Величина низкого напряжения тактового сигнала устанавливается равной 40напряжению насыщения транзистора,ключа 9 и нв превышает 0,4 В.Устройство с дополнительным транзистором 11 работает следующим образом. 65 В исходном состоянии на вход ключей 1 и 9 поступает сигнал напряжения высокого уровня, при этом на базутранзистора 2 подается запирающийпотенциал, а на выходном зажиме бнапряжение равно напряжению насыщенияключа 9. Падение напряжения на резисторе 10 можно не учитывать ввиду емкостного характера нагрузки.При подаче на вход ключей 1 и 9импульса напряжения низкого уровняоткрываются транзисторы 2 и. 11 и через резистор 5 протекает ток зарядаемкости нагрузки, транзистор 3 и ключ9 при этом закрыты.Напряжение на зажиме б выше, чемв устройстве без транзистора 11 ирезистора 12, так как включение дополнительного транзистора приводитк увеличению суммарного коэФФициента усиления ио току каскада и .уменьшению падения напряжения на резисторе 7 за счет уменьшения базового тока транзистора 2.Когда напряжение на. входе ключей1 и 9 снова равно высокому уровню,транзисторы 2 и 11 закрываются, атранзистор 3 открывается, при этомосновной ток разряда емкости нагрузки протекает через резистор 4 и транзистор 3. Когда напряжение на емкости нагрузки становится равным 1,0 В,транзистор 3 закрывается и дальшеразряд происходит через резистор 10и открытый ключ 9, в результате потенциал на выходном зажиме б устанавливается равным падению напряжения на насыщенном транзисторе ключа 9,В предлагаемом устройстве ио сравнению с известными, уменьшается низкий уровень напряжения с 1,0 В до0,4 В, что повышает помехоустойчивостьполупроводникового запоминающего устройства и увеличивает надежность работы.Формула изобретения1. Формирователь тактовых сигналов, содержащий первый ключ, заряжающий и-р-п транзистор, разряжающий р-и-р транзистор, эмиттеры которых через резисторы соединены с выходным зажимом, коллектор первого тра.нзистора соединен с шиной питания, а коллектор второго транзистора - с общей шиной, база первого транзистора соединена с выходом первого ключа и через резистор с шиной питания, о т л и ч а ю щ и й с я тем что, с целью повышения помехоустойчивости, в него введены резистор и второй ключ, причем резистор подключен между базой р-и-р транзистора и выкодным зажимом, выход второго ключа соединенбазой р-п-р транзистора, а вход второго кЛюча соединен с входом перВого ключае809569 Составитель И. РадькоТехред Н,Вабурка Корректор М. Ш едактор Т. Иермелшт Заказ 458/7 Тираж 999. ВНИИПИ Государстве по делам изобре 3035, Москва, У(-35Подписи митета С ткрытий я наб.,нного котений иРаушск илиал ППП "Патент" 2. Формирователь по и. 1, о т л и ч а ю щ и й с я тем, что в него введен третий р-и-р транзистор, эмиттер которого подключен к шине питания а база и коллектор подключены соответственно к коллектору и эмиттеру п-р-и транзистора.Источники информации,принятые во внимание при экспертизе 1. Импульсные схемы на полупроводниковых приборах. Проектирование ирасчет. Под ред. Галперина Е, И. иСтепаненко И. П. "Советское радио",1970, с. 66. рис. 220 1),52. Патент Великобритании Р 1462517,кл. Н 03 Т, опублик. 26.01.77 (прототип). Ужгород, ул. Проектн