Устройство перемножения двуханалоговых сигналов

О П И С А Н И Е Союз Советских Социалистических Республик(22) Заявлено 0202.79 (21) 2722193/18-21 (51)М, )Л. с присоединением заявки Ио -(23) Приоритет -С 06 С 7/16 Государственный комитет СССР но делам изобретений и открытий,П,Першенков, Ю.И.Петров, Б.В.Султана Заявите Пензенский политехнический институ 4) УСТРОЙСТВО ДЛЯ ПЕРЕМНОЖЕНИЯ ДВУХ АНАЛОГОВЫХ СИГНАЛОВ носитс я аналогово- алов, содер" ющий элемент стор в цепи еля 11 .заключается я переменных 5 Данное устройствдостаточной. точност Цель изобретенияности. обеспечинае нышение точ Изобретение от я к вычислительной технике.Известно устройстно длперемножения двух сигнщи дна канала, суммиру/ усилитель, полевой транзиуправления второго усилитНедостаток устройстван малой точности умноженисигналов.Наиболее близким к предлагаемому по технической сущности является устройство, содержащее дна нходных ключа, входы управления подключены к двум выходам блока управления, а выходы - соответственно к первым входам двух интеграторов, второй вход первого из которых соединен с выходом источника опорных напряжений через третий ключ, вход управления которого соединен.со входом управления первого ключа, нуль-орган и формиро- ватель интерналон времени, выходы ко-, торых подключены ко входам блока управления, и четвертый ключ 2). Поставленная цель достигается тем, что н устройство, содержащее первый и второй входные ключи, входы которых соединены с входными шинами, входы управления подключены к первому и второму выходам блока управления, а выходы - соответственно к первым входам первого и второго интеграторов, второй вход первого из которых соединен с выходом источника опорных напряжений через третий ключ, вход управления которого соединен со входом управления первого ключа, первый нуль-орган н формирователь интервалов времени, выходы которых подключены ко входам блока управления и четвертый ключ, введены пятый ключ, аналоговый блок памяти, второй нуль-орган, В 5-триггер и дифференциальный усилитель, один вход которого подключен ко второму выходу источника опорных напряжений, второй вход соединен с выходом первого интегратора, входом первого нуль-органа и первым входом аналого- ного блока памяти, второй вход которого соединен с третьим выходом блока управления, а выход через пятый ключ, вход управления которого соединен со вторым выходом блока управ.(где О, - среднее значение напряжения О(с) за интервал времениТ - постоянная времени первогоинтегратора по первому входу), в течение которого интегратор 1 разрядится до нуля, измеряется формирователем 14. Далее но команде с блока 13 ключ 7 закрывается и открывается ключ 3 на интервал времени с , который задается формирователем 14, К концу этого интервала времени напряжение на выходе интегратора 1 55 ления, подключен ко второму входу второго интеГратора, выход которого через второй нуль-орган соединен с первым входом ВЯ-триггера, второй вход которого подключен к четвертому выходу блока управления, причем выход дифференциального усилителя соединен через четвертый ключ с дополнительным входом первого интегратора, а вход управления четвертого ключа и вход формирователя интервалов времени подключены к пятому и шестому выходам блока управления.На чертеже приведена структурная электрическая схема предлагаемого устройства.Устройство содержит интеграторы 15 1 и 2, ключи 3-7, источник 8 опорных напрякений,нуль-органы 9 и 10, дифференциальный усилитель 11, аналоговый блок 12 памяти, блок 13 управления формирователь 14 интервалов времени, ВЗ-триггер 15, входные сигналы подачи на шины 16 и 17.Предлагаемое устройство работает следующим образом.В исходном состоянии ключи 3,4,6 2 и 7 закрыты, выходное напряжение интегратора 2 равно нулю, а первый интегратор 1 заряжен до значения опорного напряжения Оо источника 8 опорных напряжений. Йнтегратор 1 устанавливается в это исходное состояние в конце каждого цикла преобразования путем открывания ключа 5, в результате замыкается обратная связь усилителя 11, и интегратор быстро заряжается до Оо выходным током усилителя.В первом такте по команде с блока 13 одновременно открываются ключи 4 и 7 и происходит интегрирование входных напряжений. Интегратором 2 40 интегрируется напряжение О(с) в течение интервала времени с зада- ваемогО с блока управления, а интегратор 1 разряжается до нуля напряжением О(с) .Полярность опорного на пряжения Оо задается противоположной полярности напряжения О(с), Момент равенства выходного напРяжения первого интегратора 1 нуля фиксируется нуль-органом 9. Интервал времени достигнет значения, определяемоговыражением%01ИЪгде. - постоянная времени первого интегратора по второму входу,-с.и - интервал времени,и - масштабный коэффициент, илиц 1 ЦО сО.рЭто напряжение запоминается блоком 12. За интервал времени с напряжение на выходе второго интегратора 2 достигнет значения, определяемого выражениемс.)/2.где О 2 - среднее значение напряжения О (с) за интервал си1 - постоянная времени второго интегратора по первому входу,Интервал времени с выбирается таким образом, чтобы он был несколько больше суммы интервалов с и с 2(си),с,-с ), т.е. чтобы к моменту окончания с напряжение на вьходе интегратора 1 достигло установившегося значения. Интервал времени задается в и раз меньше, чем с с целью уменьшения динамической погрешности.Во втором такте закрывается ключ 4, открываются ключи 5 и 6, триггер 15 о команде с блока 13 перебрасывается в единичное состояние.В течение второго такта происходит разряд второго интегратора 2 до нуля напряжением с выхода блока 12.Нуль-орган 10 Фиксирует момент равенства выходного напряжения интегратора 2 нулю и сбрасывает триггер 15В результате на выходе триггера 15 получим импульс длительность которого определяется выражениемгде К - коэффициент преобразования.Через открытый ключ 5 первый интегратор 1 устанавливается в исходное состояние, т,е. заряжается до напрякения О 0 . Далее цикл преобразования может повторяться.формула изобретенияУстройство для перемножения двух аналоГовых сигналов, содержащее первый и второй входные ключи, входы которых соединены с входными шинами, входы управления подключены к первому и второмувыходам блока управления, а выходы - соответственно к первым входам первого и второго интеграторов, второй вход первс801000 Срставитель А.АртюхРедактор Р.Пчелинская Техред М.КоштураКорректор Н.Швыдкая 0430/65 Тираж 756 П ВНИИПИ Гогучрственгого комитетапо селам изобьете:й и открыти 11303:,:о .ква, Ж, Раушская писн.Зака аб а у де 4/ илиад ПП." Патент", г.ужгород,ул.Проектная,4 го из которых соединен с выходомисточника опорных напряжений черезтретий ключ, вход управления которого соединен со входом управленияпервого ключа, первый нуль-орган иформирователь интервалов времени,выходы которых подключены ко входамблока управления, и четвертый ключ,о т л и ч а ю щ е е с я тем, что, сцелью повышения точности, в неговведены пятый ключ, аналоговый блокпамяти, второй нуль-орган, РБ -триггер и дифференциальный усилитель,один вход которого подключен ко второму выходу источника опорных напряжений, второй вход соединен свыходом первого интегратора, входомпервого нуль-органа и первым входоманалогового блока памяти, второйвход которого соединен с третьимвыходом блока управления, а Выход через пятый ключ, вход управления которого соединен со вторым выходом блока управления, подключен ко второмувходу второго интегратора, выход которого через второй нуль-орган соединен с первым входом Р 5-триггера,второй вход которого подключен к.четвертому выходу блока управления,причем выход дифференциального усилителя соединен через четвертый ключс дополнительным входом первогоинтегратора, а вход управления чето вертого ключа и вход формирователяинтервалов времени подключены к пятому и шестому выходам блока управления. Источники инФормации,15 принятые во внимание при экспертизе1,Заявка Великобритании Р 1446081,кл. 0 4 6, 11.08.76,2.Авторское свидетельство СССР9 464841, кл. С 01 В 21/00,щ 29.10,73.