Перемножитель двух аналоговыхсигналов

Союз Советских Социалистических РеспубликОПИСАНИЕ цИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕПДЬСТВУ(22) Заявлено 03. 05, 78 (21) 2610479/18-21 (51) М. Кл,с присоединением заявки М -0 06 С 7/16 Государственный комитет СССР по делам изобретений н открытнй(72) Авторы изобретения П,Алимов, П,Н.Лойтер и Л.Т. 1) Заявите 54) ПЕРЕЧНОИТЕЛЬ ДВУХ АНАЛОГОВЫХ СИГНАЛ вх 20 2 риведена структу хема предлагаемо цепь компенсации 2). беи Изобретение относится к вычисли-. тельной технике.Известно устройство для перемножения аналоговых сигналов, содержащее,рсновной аналоговый умножитель, выход которого соединен с входом операционного усилителя, охваченного отрицательной обратной связью, и цепь. компенсации нелинейности по первому оду умножителя в предположении, что нелинейность по второму .входу мала 1.Недостатком известного устройства является нелинейность.Наиболее близким по технической сущности к предлагаемому является устройство, содержащее аналоговый умножитель, входы которого соединены с входными шинами, а выход через резистор соединен с суммирующим входом операционного усилителя, соединенным через второй резистор с общей шиной, причем выход операционного усилителя соединен с его вычитающим входом через третий резистор Однако такое устройство непечивает достаточной компенсаостаточного напряжения. Цель изобретения - повышение стопени компенсации остаточного набуряжения.Поставленная цель достигается те,что в устроиство перемножения двуханалоговых сигналов содержащее аналоговый умножитель, входы которогосоединены с входными шинами, а выходчерез резистор соединен с суммирующим входом операционного усилителя,соединенного через второй резистор собщей шиной, причем выход операционного усилителя соединен с его вычитающим входом через третий резистор 5 и цепь компенсации введен дополнительный резистор, а цепь компенсациивыполнена из двух дополнительныханалоговых умножителей, первые входыкоторЫХ соединены с общей шиной, второй вход каждого из которых соединенс одной из входных шин, а выход через дополнительный резистор соединенс вычитающим входом операционного усилителя.На чертеже и рнаяэлектрическая с гоустройства.Устройство содержит аналоговыеумножители 1-3, резисторы 4-8, опе- О рационный усилитель 9. Входные сиг(":О 0+0У,Ьх,Ь У аказ 10430/65 Тираж 78 б Подписн БНИИПИ илиал ППП "Патент", г. ужгород, ул. Проектная ЕаЛЫ ГОдаЕЕЫ Нса ВХОДНЫЕ ИПЕНЫ 10 И 11 Выходной сигнал снимается с ВыхоДа 1 2Предлагаемое устройство работает следуевщЕм образом,умножав мые сЕгееалы О и О пох У ступают соответственно на первый и второй Вход аналогового умЕЕо 11(итееее 1 и ОЦноврем( епо на ход первого умножителя 2 и вхоЦ ВтороГо умеЕожите - ля 3, При этом на выходе аналогового умножителя 1 Выделяется сигналЮых 1" к"у+ У Где Осигнсалподк,1 кч сепеЙ е( ееинесигнал, поданный на шину 11, дх ду - остаточные сигналы,На выходе умножителя 2 выделяется сигнал На выходе умножителя 3 выделяетсяСЕГНсат С Выходов всех, трех умножителейсигналы поступаюла фз.операционеьейусилитель 9, ПрВсооМетсувующемвыборе резистороц4" коэФФициентыпередачи операционного усилителя 9для каждого Входного сигнала равны,в результате алгебраического сумиРовснеЯ сигналов О ць,р О 9 и ОВЬГС 19 Е 1 Х 2 ОЫЪ Ьна выходе 12 выделяется сигнал(1,:П -О -О:О (Е6 ЬХ, ЬЬ Х.1 ЬЫХ,1 ЕЫХ.Х УФормула изобретенияПеЕемножитель двух аналоговых сигналов, сое(ержаеЕИЙ аналоговый умножитель, Входы которого соединены свходными шинами, а выход через резистор соединен с суммирующим входомоперационного усилителя, соединеннымчерез Второй резистор с общей шиной,причем Выхоц операционного усилителя соединен с его Вычитающим Входомчерез третий реэистор е цепь компенсации, О т л и ч а ю щ и й с я темчто, с целью повышения в ,:.епени компенсации остаточного напряжения внего введен дополнительный резистор,а цепь компенсации вполнена из двухдополнительных аналоговых умножитещ лей, первые вхоцы которых соединеныс общей шиной, второй вход каждого изе(оторых соединен с одной из входеЕыхшин, а выход через дополнительныйрезистор соединен с вьтчитающим входом операционного усилителя,Источники ИНФормации,принятые во внимание при экспертизе1,(.правочник по еелинейньм схемам.Под. ред. Д.Шейнгольда. "Мир"; 1977,с, 241,О 2.Патент Японии Е 33309,кл. 110 Н 2, 29.09,71,