Устройство для детектирования фазоманипулированных сигналов

Союз Советскик Социалистических РвслуФлик(22) Заявлено 18,10,78 (21) 2676975/18-09с присоединением заявки Ио Н 0427/22 Государственный комитет СССР но делам изобретений и открытий(23) Приоритет Опубликовано 0712,80, Бюллетень М 45 Дата опубликования описания 07, 12. 80(72) Автор изобретения Ю.А. Павличенко Одесский электротехнический институт связи имени А.С. Попова(54) УСТРОЙСТВО ДЛЯ ДЕТЕКТИРОВАНИЯ ФАЗОМАНИПУЛИРОВАННБХ СИГНАЛОВ1Изобретение относится. к технике передачи дискретных сигналов по ка.налам связи и может использоваться для детектирования фазоманипулированных сигналов. 5Известна устройство для детектирования Фазоманипулированных сигналов, содержащее распределитель тактовых импульсов, выходы которого подключены к управляющим входам мно гоканального коррелятора, выходы которого через блок вычисления разности фаз соединены со входами декодера и анализатора расстройки фаз,выход которого подключен ко входу многокавального накопителя, управляющие входы которого соединены с соответствующими выходами распределителя тактовых импульсов, при этом .к управюйюьим входам блока вычисления раз- . 2 р ности фаз подключены выходы блока памяти (1.Однако известное устройство имеет. низкую помехоустойчивость.Цель изобретения - повьыение по мехоустойчивости.Для этого в устройство для детектирования фазоманипулированных сигналов, содержащее распределитель тактовых импульсов, выходы которого под 2ключены к управляющим входам многоканального коррелятора, выходы которого через блок вычисления разности фаз соединены со входами декодера и анализатора расстройки фаз, выход которого подключен ко входу многоканального накопителя, управляющие входы которого соединены с соответствующими выходами распределителя тактовых импульсов, при этом к управляющим входам блока вычисления раз" ности фаз подключены выходы блока памяти, введены последовательно соединенные анализатор расстройки частоты и сумматор, второй вход и выходы которого соединены соответственно с выходом многоканального накопителя и входами блока памяти, причем соответствующие выходы блока вычисления разности фаз и распределителя тактовых импульсов подключены к информационному и управляющим входам анализатора расстройки частоты.Анализатор расстройки частоты может состоять из последовательна соединенных ключа, блока усреднения, блока совпадЕния и, накопителя, выход которого является выходом,анализатора расстройки частоты, информационным и управляющими входами которого являются соответственно первый вход ключа и вторые входы блока совпадения и ключа.На чертеже представлена структурная электрическая схема предложенного устройства.Устройство для детектирования фазоманипулированных сигналов содержит многоканальный коррелятор 1, распределитель 2 тактовых импульсов блок 3 вычисления разности фаэ,блок 4 памяти, декодер 5, анализатор б расстройки фаз, анализатор 7 расстройки частоты, состоящий из ключа 8, блока 9 усреднения, блока 10 совпадения и накопителя 11,сумматор 12, .многоканальный накопитель 13. 1Устройство работает следующим образом.Групповой сигнал состоящий иэ суммы канальных сигналов и пилот- сигнала обрабатывается в многоканаль-;ф ном коРреляторе 1 путем вычисления корреляции принимаемь 1 х сигналов с опорными колебаниями приемника, Фаза которых не связана с Фазами опорных колебаний передатчика. 25Напряжения Х и У, которые Формируются на выходах многоканального коррелятора 1, представляют собой проекции канальных сигналов на опорные колебания приемника. Для получения напряжений, соответствующих проекциям канальных сигналов на опорные колебания передатчика, производится пересчет проекции по алгорит 335 Х = Х СояР+ У 5 пР5 У 51 оР - У СоыР 1где Ф - сдвиг Фаз между опорными колебаниями передатчика и приемника. 40Сов а и 5 п 9 определяются в результате подстройки, причем подбираетсятолько аргумент Ф, Указанная операция пересчета проекций используетсядля компенсации сдвига Фаэ междуопорными колебаниями приемника и передатчика.В предложенном устройстве пересчетпроекций используется не только длякомпенсаций сдвига Фаз между опорнымиколебаниями приемника и передатчика,но и для компенсации смешения частотопорных колебаний приемника, котороеимеет место при прохождении сигналачепэ канал связи,4 Таким образом, в предложенномустройстве формируется, с одной стороны, сигнал расстроек фаэ, обусловленных сдвигом Фаз опорных колебанийприемника ы.передатчика, для чегоиспользуется анализатор б расстройки ффФаз и многоканальный накопитель 13и, с другой стороны, Формируется сиг.нал расстройки фазы, обусловленныйсмещением частоты канальных сигналов,для чего используется блок 9 усредне- у ния, блок 10 совпадения и накопитель 11,Росстройки фаэ суммируются в сумматоре 12 и, тем самым, формируется аргумент Ф для значений 5 п Д и Сова которые участвуют в пересчете проекций.В предложенном устройству наряду с формированием расстроек фаз,обусловленных сдвигом фаз опорных колебаний передатчика и приемника, формируется расстройка фазы, обусловленная смещением частот канальных сигналов.Рассмотрим подробно процесс формирования расстройки фазы, обусловленной смещением частот канальных сигналов. Напряжение, формируемое на выходе многоканального коррелятора 1, определяется сдвигом фаэ между пилот-сигналом и опорным колебанием приемника.Это напряжение после обработки в блоке 3 вычисления разности Фаз через ключ 8, эамыкаемый на время обработки пилот-сигнала, поступает в блок 9 усреднения. В блоке 9 происходит накопление сдвигов (разностей) фаэ между пилот-сигналом и опорным колебанием приемника. Накопленная в этом блоке величина через блок10 совпадения раз эа посылку прибавляется в накопитель 11, представляющий собой цифровой накопительный сумматор. Значения фаз, накопленные в этом накопителе 11, складываются с фазами из многоканального накопителя 13 в сумматоре 12 и через блок 4 памяти синусов и косинусов и поступают в блок 3 вычисления разности Фаз. Нетрудно понять, что последовательно соединенные блок 3 вычисления разности. Фаз, анализатор 7 расстройки частоты, сумматор 12 иблок 4 памяти представляют собой систему АПЧ, в которой многоканальный коррелятор 1, выполняющий роль фаэового детектора, находится до системы АПЧ, а не внутри нее. В блоке 9 усреднения будет накапливаться значение "набега Фазы",за посылку,обусловленное смещением частоты сигналов. В накопителе 11 это значение в начале каждой посылки прибавляется к ранее накопленным значениям и тем самым формируется величина фазового сдвига,обусловленного смещением частоты. Очевидно, что при постоянстве смещения частоты, числа в блоке 9 усреднения будет оставаться постоянным, при этом будет отрабатываться такая величина набега Фазы эа посылку, чтобы количество положительных и отрицательных импульсов на вход этого блока было в среднем одинаковым, Таким образом, степень накопления в блоке 9 может быть сделана большой и, следовательно, может быть получена высокая помехоС. Щома аказ 8866/6 Тираж 729 ВНИИПИ Государственного по делам изобретений 13035, Москва, Ж, РаушПодписноеомитета СССРоткрытийая наб , д. 4 илиал ППП "Патент", г. Ужгород, ул. Проектная,4 устойчивость при существующих смещениях частоты в каналах связи. 1. Устройство для детектирования фаэоманипулированных сигналов, содержащее распределитель тактовых ,импульсов, выходы которого подключены к управляющим входам многоканального коррелятора, выходы которого через блок вычисления разности фаэ соединены со входами декодера и анализатора расстройки фаз, выход которого подключен ко входу многоканального накопителя, управляющие входы которого соединены с соответствующими выходами распределителя тактовых импульсов, при этом к управляющим входам блока вычисления разности фаэ подключены выходы блока памяти,о тл и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, введены последовательно соединенные анализатор расстройки частоты и сумматор, второй вход и выход которогосоединены соответственно с выходоммногоканального накопителя и входамиблока памяти, причем соответствующиеВыходы блока вычисления разности фаэи распределителя тактовых импульсовподключены к информационному н управляющим входам анализатора расстройкичастоты.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что анализаторрасстройки частоты состоит из последовательно соединенных ключа, блокаусреднения, блока совпадения и накопителя, выход которого является выходом анализатора расстройки частоты,информационным и управляющими входами которого являются соответственнопервый вход ключа и вторые входы блокасовпадения и ключа,Источникиинформации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке Р 2494562/18-09,кл. Н 04 . 27/22, 1977 (прототип) .