Умножитель частоты

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Сфаз Советских Сфциадистнчесиих Республик(51)М. Кл,3 С 06 С 7/16 Государствеииый оиитет СССР ио делам изооретеиий и открытий(088.,8) Дата опубликования описания 23.1180 Н.ф. Ефремов, О.Л, Карасинский, В,В, Соботович и С,Г. Таранов(54 ) УМНОЖИТЕЛЬ ЧЛСТОТЫ Изобретение относится к измерительной и вычислительной, технике иможет быть использовано для деленияповторяющихся, одинаковых по длительности временных интервалов на 5целое число равных частей,Известен умножитель частотЫ, содержащий генератор опорной частоты,счетчики, регистр, схему задержкивыходных импульсов, формирователь 10схемы контроля нулей и единиц остатка 1),Его недостатком является низкаяточность умножения частоты,Наиболее,близким по техническойсущности к изобретению являетсяустройство, содержащее генераторопорной частоты, блок синхронизации,суммирующий и вычитающий счетчики,регистр, сумматор и первый элемент 20ИЛИ, причеМ выход генератора опорнойчастоты соединен со счетным входомсуммирующего счетчика, установочныйвход которого,соединен с первым выходом блока синхронизации и первым 25входом первого элемента ИЛИ, выходиразрядов суммирующего счетчика подключены ко входам регистра, управляющий вход которого подключен ковторому выходу блока синхронизации 30 и управляющему входу сумматора, твход блока синхронизации являетсявходом устройства, выходы старшихразрядов регистра соединены со входами вычитающего счетчика, установочный вход которого подключен квыходу первого элемента ИЛИ, а выходко второму входу первого элементаИЛИ, и входу синхронизации сумматора, входы которого соединены свыходами младших разрядов регистра (2),Недостаток данного устройства -низкая точность умножения частоты.Цель изобретения - повыаение точности,Поставленная цель достигается тем,что в устройство, содержащее генератор опорной частоты, блок синхронизации, суммирующий и вычнтающнйсчетчики, регистр, сумматор и первый элемент ИЛИ, причем выход генератора опорной частотй соединен сосчетйым входом суммирующего счетчика, установочный вход которого соединен с первым выходом блока синхронизации и первым входом первого элемента ИЛИ, выходы разрядов суммирующего счетчика подключены ко входамрегистра, управляющий вход которогона вход счетчика 5 и заносит в него код старших разрядов регистра 4,После того как на вход счетчика 5 поступает количество импульсов, равное коду старших разрядов регистра, код в счетчике 5 равняется нулю и на его выходе вырабатывается сигнал переполнения, Этот сигнал через элемент б ИЛИ поступает на вход счетчика 5 иопять заносит в него код В старших разрядов из регистра 4, одновременно этот сигнал устанавливает в ф 1 триггер 8 и поступает на вход сумматора 7, при этом суймируютСя"содержимое сумматора 7 и младших разрядов регистра 4,5 10После выполнения суммирования код сумматора изменяется, изменяется состояние выходов дешйфратора ЛО, управляющего элементами 11 И, на информационные входы которых поступают задержанные на элементах 13 импульсы, одновременно изменяется и импульсная последовательность на входе счетчика 5 Первый импульс с выхода элемента 12 ИЛИ устанавливает в О триггер 8, и переход напря" жения на его выходе выделяется дифференцирующим элементом 9 и поступает на выходную шинуВ дальнейшем цикл работы устройства повторяется. 20 25 30 Формула изобретения Умноаитель частоты, содержащийгенератор опорной частоты, блок синхронизации,-суммирующий и вычитающий счетчики, регистр, сумматор и первый элемент ИЛИ, причем выход генератора опорной частоты соединен со счетным 40 входом суммирующего счетчика, установочный вход которого соединен с первым выходом блока синхронизации и первым входом первого элемента ИЛИ, выходы разрядов суммирующего счетчика подключены ко входам регистра, управляющИй вход которого подключен ко второму выходу блбка синхронизации и управляющему входу сумматора, вход блока синхронизации 0 является входом устройства, выходыстарших разрядов регистра соединены со входами вычитающего счетчика, установочный вход которого подключен к выходу первого элемента ИЛИ, а выход -ко второму входу первого элемента ИЛИ и входу синхронизации сумматора, входы которогб соединены с выходами младших разрядов регистра, о т л и ч а ю щ и й с я тем, что, с целью повыаения точности, 60 он содержит триггер, дифференцируыщий элемент, дешифратор, группу элементов И, элементы задержки и второй элемейт ИЛИ, причем выходы сумматора через дешифратор подклю чеяы к первыю.Входам элементов И В начале следующего периода 0блок 2 вырабатывает импульсы на выходах, первый из которых перезапи" сывает код из счетчика 3 в регистр 4 и устанавливает в ноль сумматор 7 второй уГта%авливает "вноль-счет-" чик 3, через элемент б ИЛИ поступает подключен ко второму выходу блока" "сийхронйзации и управляющему входусумматора, вход блока синхронизации" является входом устройства, выходыстарших разрядбв регистра" соединенысо входами вычитающего счетчика,установочный вход которого подключенк"выходу первого элемента ИЛИ, авыход - ко второму входу первогоэлемента ИЛИ и входу"синхрояизаъФги,"сумматора, входы котброго сбединеныс выходами младших разрядов регистра, дополнительно введены триггер, .дифференцирующий элемент, дешифратор, группа элементов И, Элемейтнзадержки и второй элемент ИЛИ, причем выходы сумматора через дешифратор подключены к первым входам элементов И группы, вторые входы элементов которой, за исключением первого, подключены к выходам соответствующих элементов задержки, соединенных в последовательную цепочку,вход первого элемента задержки которой соединен с выходом генератораопорной частоты и вторьщ входомпервого элемента И группы, выходыэлементов И группы подключены ковходам второго элемента ИЛИ, выходкоторого соединен со счетным входомвычитающего счетчика и первьм входомтриггера, второй вход которого подключен к выходу вычитающего счетчика, а выход триггера через дифференцирующий элемент соединен свыходом устройства.На чертеже представлена блок-схема устройства.Умножитель частоты содержит гене,ратор 1 опорной частоты, блок 2синхронизации, суммирующий счетчик 3,.регистр 4, вычитающий счетчик 5,элемент б ИЛИ, сумматор 7, ВЗ-триг, гер 8, дифференцирующий элемент 9,дешифратор 10, группу элементов 11 И,элемент 12 ИЛЙ, элементы 13 задержки.Устройство работает следующимобразом.На вход блока 2 синхронизации поступает входной сигнал х, имеющийпериод Т. При переходе через определенный уровень на выходах блойа2 формируются короткие импульсы, которые используются для ввода кодаиз счетчика 3 в регистр 4 и для уста"новки счетчика 3 в нулевое состояние.тЗа период Тх входного сигнала Ов счетчик 3 поступает Н импульсовс выхода генератора 1, период которых равен Тр,ное По комитета открытий окая наб,Тираж 751сударственногоизобретений иква, Ю, Рауш аказ 8142/55 ВЦИИПИ по дел 113035, М4/ 1/. Ч . ФПП фПатент, г, Ужгород, ул. Проектная, 4 фило группы, вторые входы элементов которой, эа исключением первого,подключены к выходам соответствующих элементов задержки, соединенных в последовательную цепочку, входпервого элемента задержки которойсоединен с выходом генератора опор-" "ной частоты ивторым входом первогоэлемента И группы, выходй элементовИ группы подключены ко входам второго элемента ИЛИ, выход которогосОединен со счетным входом вычитающего счетчика и первым входом триггера, второй вход которого подключен к выходу вычитающего счетчика, а вйходтриггера"через дифференцирующий элемент соединен с выходом устройства.Источники информации,"принятйе вовйййайие йриэкспертизе1. Авторское свидетельство СССР9 346721, кл, С 06 Р 7/52, 1972,2. Авторское свидетельство СССРпо заявке 9 2676393/18-24,01.09. 78прототип).