Интегратор с управляемым ограничением выходного сигнала

Союз Советских Социалистических Республик(22) Заявлено 180478(21)2606608/18-24с присоединением заявки Мо(23) Приоритет -С 06 С 7/18 осударственный комитет СССР по делам изобретений и открытий(72) Авторы изобретения В,А.Самсонов и Р.Н.Чернышев Ордена Ленина институт Проблем управления(54) ИНТЕГРАТОР С УПРАВЛЯЕМЫМ ОГРАНИЧЕНИЕМ ВЫХОДНОГО СИГНАЛА1Изобретение относится к автоматике и вычислительной технике.Известны интеграторы с управляеьым ограничением выходного сигнала,в состав которых входят основнойоперационный усилитель, входной резистор, интегрирующий конденсатори управляемая нелинейная цепь обратной связи. Для управления режимом 10работы интеграторы содержат ключи.В одном из этих интеграторов параллельно интегрирующему конденсатору включен диод с дополнительнымсмещением, которое создано резистив-ным делителем, включенным между выходом интегратора и источником .опорного напряжения 1),Такое включение ограничивающегодиода не только не обеспечивает высокую точность ограничения, но ухудшает точностные характеристики интегратора в линейном режиме.Это ухудшение вызвано наличием тока утечкиу закрытых диодов, 25Известен также интегратор, в который введены два вспомогательйых усилителя (один для реализации ограничения максимальной величины, второйминимазтьной) . Выходы вспомогательных ЗО неинвертирующих усилителей связань 1 ссуммирующим входом основного операционного усилителя (ОУ) через диодныецепи. На вход вспомогательного усилителя подается разность выходногонапряжения интегратора и напряженияограничения. При превышении величинывыходного сигнала уоовня ограничения,вспомогательный усилитель обеспечивает дополнительный ток на суммирующем входе основного ОУ, который повеличине равен входному току интегратора, но противоположной по направлению, При выполнении этого условияпрекращается заряд конденсатора интегратора 2),Недостатком этого типа интеграторов является наличие значительнойдинамической ошибки, возникающейпри переходе схемы из линейного режима (режим интегрирования) в режимограничения и наличие дополнительнойстатической ошибки, обусловленнойконечностью коэФФйциента усилениявспомогательного усилителя,Наиболее близким техническим решением к предлагаемому являетсяинтегратор с управляемым уровнемограничения выходного сигнала, содержащий ОУ, интегрирующий конденсатор, включенный между выходом ОУ,являющимся выходом интегратора, исуммирующим входом операционногоусилителя, соединенным через цепоч-"-куиэпоследовательйо соединенныхраэмыкающего ключа и входного масштабного резистора с источником входного сигнала, и цепь сравнения, выполненную на двух последовательносоединенных резисторах и включеннуюмежду источником сигнала ограничения и выходом интегратора, вспомогательные усилители и диоды 3),В линейном режиме, т.е. когдавеличина выходного сигнала меньшеабсолютной величины уровня ограничения, напряжения на выходах нспомо"гательных усилителей близки к О, Этонеобходимо, чтобы снизить ошибку,:обусловленную наличием тока утечкидиода, соединяющего выход вспомога-тельного усилителя с суммирующимвходом. При незначительном превышении выходного уровня интеграторавеличины сигнала ограничения на входесоответствующего вспомогательного усилителя изменяется знак входногосигнала. Это приводит к увеличениювыходного напряжения вспомогательногоусилителя, Автоматически устанавливается такая величина напряжения,чтобы ток через диод равнялся по .величине входному току. При этом небудет причины для дальнейшего увелийения напряжения на выходе интегратора. Превышение выходного уровня,при котором устройство переходит врежим ограничения, определяется ве.личиной коэффициента усиления,вспомогательного усилителя,Недостатком интегратора с упранляемым уровнем ограничения являетсясравнительно большая статическая идинамическая ошибка в режиме ограничения, а также сложность системы.Цель изобретения - повышение точности н режиме ограничения,Цель достигается тем, что интегратор с управляемым ограничением содержит дна нуль-органа, триггер, дополнительный ключ и дна дополнительныхрезистора, включенных последовательномежду источником сигнала ограниченияи выходом устройства, общий выходдополнительных резисторов через дополнительный замыкающий ключ соединенс суммирующим входом ОУ, входы нульорганов подключены соответственно кистбчнику входного сигнала и общемувыводу реэисторон цепи сравнения,выходы нуль-органов соединены сб-входами триггера, выходы которого связаны с управляющими входами ключей,На чертеже предстанлена структурная схема интегратора с управляемымограничением выходного сигнала.ИнтегРатор содержит ОУ 1, интегрирующий конденсатор 2, который включен между ныходом 3 ОУ 1, служащимвыходом устройства, и суммирующимвходом 4 ОУ 1, входной масштабныйрезистор 5, один выход которого подключен к источнику 6 входного сигнала, а другой - через размыкающий ключ 7 связан с суммирующимвходом 4 ОУ, цепь сравнения, состоящую из резисторов 8 и 9, два последовательно соединенных дополнительных резистора 10 и 11, включенныхмежду источниками 12 сигнала ограничения и выходом 3, замыкающий ключ13, который включен между суммирующим входом 4 ОУ 1 и общим выводомрезисторов 10 и 11, два нуль-органа,5 первый 14 из которых подключен кобйемувыводу резисторов 8 и 9, авторой 15 - к источнику 6 входногосигнала и триггер 16, входы которогоподключены соответственно к выходам20 нуль-органов 14 и 15, а выходы соединены соответственно с управляющимивходами ключей 7 и 13.Интегратор работает следующимобразом.Когда величина выходного напряжения на входе достигает величиныуроння ограничения, срабатывает нульорган 14. В результате этого перебрасывается триггер 16 и происходит переключение ключей 7 и 13. Входнойрезистор 5 отключается от суммирующего входа 4 ОУ 1 и устройство переходит н режиминерционного звена.свходным сигналом, равным уровнюограничения, и напряжением на кон 35денсаторе 2, равным также уровнюограничения. Поэтому в системе непроисходит никаких переходных процессов,Для того, чтобы изменился знак40 производной выходного напряжения интегратора, т.е . для того чтобы интегратор вышел из области ограничения, необходимо чтобы изменился знаквходного тока, Изменение знака входного тока и определяет нуль-орган15. При переключении этого нуль-органа перебрасынается триггер 16 и схема переходит в режим интегратора,Таким образом, предлагаемое устройстно полностью реализуется на стандартных элементах (операционные. усилители, компараторы, триггеры), нетребует введение дополнительных цепей коррекции амплитудно-частотныххарактеристик усилителей, содержитменьшее число радиокомпонентов посравнению с известным, но при этомобеспечивает более высокую статическую и динамическую точность врежиме ограничения.60Формула изобретения Интегратор с управляемым ограничением выходного сигнала, содержа щий операционный усилитель, инте744631 Составитель С, БеланТехред О, А Корректо ндрейко ец Редак орошен Тираж 751 ЦНИИПИ Государственного по делам изобретений 3035, Москва, Ж, Раушаказ 3818 сное Подкомитета СССР,и открытийская наб., д, 5/ иал ППП Патент, г, Ужгород, ул. Проект грирующий конденсатор, включенныймежду выходом операционного усили.теля,являющимся выходом интегратора,и суммирующим входом операционногоусилителя, соединенным через челочку из последовательно соединенныхразмыкающего ключа и входного масштабного резистора с источникомвходного сигнала, и цепь сравнения,выполненную на двух последовательносоединенных резисторах и включеннуюмежду источником сигнала ограничения и выходом интегратора, о т л ич а ю щ и й с я тем, что, с цельюповышения точности в режиме ограни-;чения, он содержит два нуль-органатриггер, дополнительный ключ идва дополнительных резистора, включенных последовательно между источником сигнала ограничения и выходомустройства, общий вывод дополнительных резисторов через дополнительный 20замыкающий ключ соединен с суммирующим входом операционного усилителя,входы нулЬ-органовподключены соответственно к источнику входного сигнала и общему выводу резисторовцепи сравнения, выходы нуль-органовсоединены сО входайи- триггера, вМходы которого связанй с управляющими входами ключей,Источники информации,принятые во внимание при экспертизе1, Левин Л. Методы решения технических задач с использованием аналоговых вычислительных машинМфМир, 1966, с. 204.2, Патент США 93514635,кл.307-237,1975,3, Морозов В.П., Джигурский О.,Марьянович С Крашовац М. Интегратор и блок слежения-хранения гибридной вычислительной систем ГВС ФСбГибридная вычислительная система ГВСф. М., Институт проблемуправления, 1976, (прототип) .