Цифровой функциональный преобразователь

Союз Советских Социалистических Республик(22) Заявлено 21.0777 21) 2509607/18-24 с присоединением заявки М С 06 Г 15/34 Государственный комитет СССР ко делам изобретений и открытий(71) Заявитель 54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ Цель достигается тем, что выходымладших разрядов регистра соединеныс входом второго блока памяти, второйвыход первого блока памяти соединенсо вторым входом второго блока умножения, а третий выход первого блока памяти соединен с третьим входомсумматора,На чертеже представлена блок-схемаустройства,Устройство содержит регистр 1, блоки 2 и 3 памяти, блоки 4 и 5 умножения, сумматор б.Блоки 2 и 3 памяти могут быть выполнены в виде одностороннего запоминающего устройства. Блоки 4 и 5 умножения могут быть выполнены в зависимости от требуемого быстродействия либо по последовательной схеме, либо в виде одностороннего запоминающего устройства. Сумматор б может быть вйполнен в виде параллельной схемы. ЗО Изобретение относится к цифровой вычислительной технике и может быть использовано для аппаратной реализа-ции вычисления Функций в специализированных вычислительных машинах и системах для управления и регулирования в реальном масштабе времени.Известен Функциональный преобразователь, содержащий генератор импульсов, счетчики, дешифратор, блок памяти, блок умножения, схему совпадения и схему считывания 1).Недостатком его является большой объем памяти и большое время для воспроизведения функции. 15Наиболее близким техническим решением к предлагаемому является цифровой Функциональный преобразователь, содержащий регистр, выходы старших разрядов которого соединены с входа ми первого блока памяти, первый выход первого блока памяти соединен с первым входом первого блока умножения, второй вход которого соединен с выходами младших разрядов регистра, выход второго блока памяти соедиНен с первым входом второго блока умножения, выходы первого и второго блоков умножения соединены с первым и вторым входом сумматора 2). Устройство содержит, кроме .того,третий блок умножения.Недостатком его является низкоебыс тродейств ие.Цель изобретения - повышениебыстродейств ия.744597старшими разрядамй регистра 1.В блоке 3 памяти хранятся значения дхф,записанные по адресу д х,представленномумладшими разрядами регистра 1.В первом цикле вычисления по адресу х+дх,записанному в регистре 1,иэ блоков2 и 3 памяти считываются соотнетсти нующие значения и подаются на вход сумматора б и входы блоков 4 и 5 ум"ножения. Во втором цикле вычисленияв блоке 4 производится умножениеэначеьия 1/(1+х) на значение дх, вблоке 5 - умножение значения о х/(1+х) на величину дх. Полученное произведение с выхода блока 4суммируется с значениемогс 1 о х в15 сумматоре б, Полученное произведениес выхода блока 5 вычитается иэ суммыдвух вышеуказанных значений в сумматоре б (вычитание может быть выполнено сложением дополнительногоЯ кода, подаваемого с выхода блока 5).Результат с выхода сумматора б ян -ляется значением обратного тригонометрического тангенса.Структура ЦФП одинакова для про 25 цессов воспроизведения обратного ипрямого тригонометрического тангенса. Различием являются содержания(запомненные данные). в блоках 2 и 3памяти и операция сложение (вычитание) по нторому входу сумматора б,Точность воспроизведения Функцийпрямого и обратного тригонометрического тангенса определяется длиной разрядной сетки регистра 1.Время воспроизведения УказанныхФункций зависит от времени выполь- нения операции умножения н блоках4 и 5, При реализации этих блоков4 и 5 умножения в виде одностороннего эапоминакщего устройства, время4 О выполнения второго цикла равновремЕни обращения к памяти, т.е,равно одному такту. Общее времявычисления в этом случае определяетсятремя таКтами. Для любого случая45 общее время вычисления Т = Т + 2,где Т - время в тактах операцииумножения.Таким образом, по сравнению сизвестным предлагаемый преобразователь обладает большим быстродействием и более широкими Функциональнымивозможностями. Фсрмула изобретения Воспроизведение Функций 1 д , илиОнеФдХ в данном ЦФП осуществляетсяследующим образом.В регистр 1 записывается код аргумента х. Старшие разряды аргумента х являются адресом для обращенияк блоку 2 памяти, н котором по каждому адресу записано одновременно трзначения считываемые одновременно.Младшие разряды аргумента х являютсяадресом для обращения к блоку 3 памяти и одновременно значением одногоизсомножителей для блока 4 умножения, вторым сомножителем для которогявляется значение с первого выходаблока 2 памяти, Значение с выходаблока 3 памяти является одним изсомножителей для блока 5 умножения,вторым сомножителем для которогоявляется значение с второго выходаблока 2 памяти, Полученные произведения с выходов блоков 4 и 5 умножения и значение с выхода блока 2 памяти суммируются в сумматоре б, с выхода которого снимается значение воспроизводимой Функции,Воспроизнедение Функции производится в три цикла. В первом цикле производится запись аргумента и считывание чиселиз блоков 2 и 3 памяти. Бо второмцикле производится умножение в блоках 4 и 5 умножения одновременно.В третьем цикле производится сложение в сумматоре б.При вычислении тригонометрического тангенса Ъу (х+ьх) н блоке па-мяти 2 хранятся три значения (попервому выходу блока 24/сон х,по второму выходу дх/сов х, по третему выходу Ед х),записанные по одному адресу х, представленному старшими разрядами регистра 1. В блоке3 памяти хранятся значения дх, записанные по адресу дх представленному младшими разрядами регистра 1,В первом цикле вычисления по. адресух + дх, записанному в регистре 1,иэ блоков 2 и 3 памяти считываютсясоответствующие значения и передаются на входы блоков 4 и 5 умножения и суьяатора б. Во нтором цик ле вычисления н блоке 4,производит-.ся умножение значения 1/сон хна значение дх, в блоке 5 - умноженизначения д х/сов х на значение Ьх".Полученные произведения с выходовблоков 4 и 5 и значение 5 х с третьего выхода блока памяти 2 сужируются в сумматоре б н третьем цикле вычисления. Результат с выхода сумматора б является значением тригонометрического тангенса.При вычислении обратного тригонометрического тангенса огсз (х+дх) н Щблоке 2 памяти хранятся три значения(по первому выходу блока 2 1/ (1+Х),по второму выходу х/ (1 + х) потретьему выходу ьг-с х ), записанныепо одному адресу х, представленному 65 ЦиФровой Функциональный преобразователь, содержащий регистр, выходы старших разрядов которого соединены с входами первого блока памяти, первый выход которого соединен с первым входом первого блока умножения,второй вход которого соединен с выходами младших разрядов регистра, выход второго блока памяти соединен с первым входом второго блока умно795/14ЦНИИПИ Госудапо делам из113035, Иосква,Подпискомитета СССРоткрытийская наб., д. 4/5 раж 75 твенно ретени -35, Р к жгород, ул, Проектная, 4 Филиал ППП Патент жения, выходы первого и второго блоков умножения соединены с первым ивторым входом сумматора, о т л ич а ю щ и й с я тем, что, с цельюповьпцения быстродействия, выходы младших разрядов регистра соединены 5с входом второго блока памяти, второй выход первого блока памяти соединен со вторым входом второго блокаумножения, а третий выход первого блока памяти соединен с третьимвходом сумматора"..Источники инФормации,принятые во внимание при зкспертизе1. Авторское сВидетельство СССРР 344444, кл. 0 06 Р 15/20,03.12.70.2. Авторское свидетельство СССРР 575647, кл. С 06 Г 7/38, 30.11.76