Устройство для функционального преобразования числа импульсов в цифровой код
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 050777,(21) 2504056118-24 С 06 Р 15/34 с присоедииенйем заявки Ио Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 3006.80 Р, А. Воробель, Т, Г, Галамай,В. Б, Дудыкевич и И. И. Уланова(54) УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНОГО ПРЕОБРАЗОВАНИЯ ЧИСЛА ИМПУЛЬСОВ В ЦИФРОВОЙ КОД2 Изобретение относится к цифровой вычислительной технике и может быть использовано в число-импульсных вычислительных блоках, специализированных цифровых вычислительных машинах и в аналого-циФровых преобразователяхИзвестно устройство для Функционального преобразования, содержащее счетчик текущего значения функции, дешифратор пороговых значений Функции, счетчик номера порога, дешифратор номера поро 1 а, группу вентилей, блок памяти коэффициентов деления, ,управляемый делитель частоты, допол нительную группу вентилей и линиизадержки (1).Недостатком известного устройства является низкая точность преобразования и его сложность. 20Наиболее близким техническим решением к данному изобретению является устройство для Функционального преобразования числа импульсов, содержащее делитель частоты, две группы 25 элементов И, счетчик текущего значения функции, выходы которого .соединены со входами"дешифратора пороговых значений функции, выход которого соединен со входом счетчика номера 30 порога, выходы которого соединенысо входами дешифратора номера порога,первый и второй выходы которого соединены соответственно со входамипервого и второго блоков памяти коэффициентов деления 21,Однако такое устройство обладаетнедостаточной точностью преобразования и аппаратурной сложностью.Целью изобретения является упрощение устройсва и повышение точностиработы преобразователя.Это достигается тем, что предлагаемое устройство дополнительно содержит два элемента ИЛИ и блок алгебраического суммирования, первый входкоторого является входом устройства,а выход соединен со входом делителячастоты, разрядные выходы которогосоединены с сигнальными входами элементов И первой и второй групп, выходы которых через первый и второйэлементы ИЛИ соответственно соединены со вторым входом блока алгебраического сложения и входом счетчикатекущего значения функции, управляющий и сигнальный входы первого и второго элементов ИЛИ соединены соответственно с управляющими выходами первого и второго блоков памяти коэффи744596 ния и входом счетчика текущего эначе ния функции, управляющий и сигналь-. ный входы первого и второго элементов ИЛИ соединены соответственно с управляющими выходами первого и второго блоков памяти коэффициентов деления и первым и вторым сигнальными выходами делителя частоты, раэрядные выходы первого и второго блоков памяти коэффициентов деления соедитель И.ХазоваА. Щепанская Корректор М.Кость 63/4 . Тира ЦНИИПИ Госуда по делам и 113035, Москва, ЖисноеСССРй 751 Под ственного комитета обретений и открыти -35, Раушская наб,Заказ 4/ Сост Редакт ор Т, Гор ячев а Техрилиал ППППатент иены соответственно со вторыми входами элементов ИЛИ первой и второйгрупп Источники информации,принятые во внимание при экспертизе 1, Авторское свидетельство СССР 9 247642, кл. 42 м 3/00, 1968,2. Авторское свидетельство СССР 9 248349, кл. 42 мв 3/00, 1968.
СмотретьЗаявка
2504056, 03.07.1977
ЛЬВОВСКИЙ ОРДЕНА ЛЕНИНА ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ, ПРЕДПРИЯТИЕ ПЯ В-8751
ВОРОБЕЛЬ РОМАН АНТОНОВИЧ, ГАЛАМАЙ ТАРАС ГРИГОРЬЕВИЧ, ДУДЫКЕВИЧ ВАЛЕРИЙ БОГДАНОВИЧ, УЛАНОВА ИННА ИГНАТЬЕВНА
МПК / Метки
МПК: G06F 17/10
Метки: импульсов, код, преобразования, функционального, цифровой, числа
Опубликовано: 30.06.1980
Код ссылки
<a href="https://patents.su/3-744596-ustrojjstvo-dlya-funkcionalnogo-preobrazovaniya-chisla-impulsov-v-cifrovojj-kod.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для функционального преобразования числа импульсов в цифровой код</a>
Устройство для измерения угла поворота
Номер патента: 1293491
Опубликовано: 28.02.1987
Автор: Колосов
МПК: G01B 21/22
...регистровой памяти, выход которого подключен к входуарифметико-логического блока 8, который путем арифметической обработки значений видеосигнала определяетточное положение края линии с точностью до дробной доли шага фотоэлементов. Входящая в схему обработки 25сигнала (цифровая) схема 10 сравнения определяет момент поступления вцентральную ячейку блока 7 регистровой памяти значения видеосигнала,близкого к среднему значению и соответствующего, таким образом фотоэлементу, находящемуся в середине изображения края линии. Выход схемы 10сравнения подключен через схему 11к управляющему входу блока 7 регистровой памяти (к элементу И 12) и появление сигнала на нем прекращает сдвиги информации в памяти. При этом в блоке 7 регистровой памяти будут...
Способ аналого-цифрового преобразования с весовым интегрированием и устройство для его реализации
Номер патента: 953722
Опубликовано: 23.08.1982
Авторы: Дорожовец, Чайковский
МПК: H03K 13/20
Метки: аналого-цифрового, весовым, интегрированием, преобразования, реализации
...выходс входом счетчика импульсов.На фиг; 1 представлена диаграмма, 20 иллюстрирующая способ; на фиг. 2 - блок-схема устройства; на фиг3 - временные диаграммы, поясняющие его работуПреобразуемый сигнал О в первом такте длительностью Т интегрируется с весовой функцией д(1) (фиг. 1). Во втором такте проинтегрированный сигнал Ои (Т) компенсируется путем интегрирования опорного сигналаОо в течение двух промежутков времени - основного и дополнительного- длительностью соответственно Т и Тд . В основном интервале интегрируется опорный сигнал - О с весовой функцией 9(с), представляющей собой последовательность весовых ФункцийЗф 9; (еЙ) длительностью д Т, каждая изкоторых получена путем масштабновременного сжатия в а=ГР 1 раз исходной весовой...
Устройство для быстрого преобразования фурье последовательности с нулевыми элементами
Номер патента: 1005070
Опубликовано: 15.03.1983
Авторы: Дагман, Коваленко, Кухарев, Романов
МПК: G06F 17/14
Метки: быстрого, нулевыми, последовательности, преобразования, фурье, элементами
...2-, 3- или 4- точечных ДПФ в зависимости от величины основания г) сложения и умножения ненулевых элементов на тригонометрические коэффициенты, поступающие из блока 8 памяти тригонометрических коэффициентов. Арифметические операции и выдача коэффициентов из блока 8 осуществляется по управляющим сигналам, поступающим на соответствующие входы блоков 3 и 8 с шифратора 19 блока 7 управления, а адреса коэффициентов определяются выходом счетчика 22 адресов блока памяти тригонометрических коэффициентов, подключенным к адресному входу блока 8. По управляющим сигналам с выходов шифратора 19 и дешифратора 20 блока 7 результаты вычислений из блока 3 записываются в блок 4 памяти по адресам, определяемых выходом счетчика 21 блока 7 управления. По...
Устройство для выполнения быстрого преобразования фурье
Номер патента: 1062713
Опубликовано: 23.12.1983
МПК: G06F 17/14
Метки: быстрого, выполнения, преобразования, фурье
...сумматора-вычитателя 9 и с управлякщнм входом 21 регистра2 комплексной весовой функции, второй выход 22 блока 11 управления подключен к первым входам 23 и 24 адреса чтения третьего и четвертого блоков 7 и 8 памяти; третий выход 25 - к первому входу 26 адреса чтения первого блока 4 памяти. Четвертый выход 27 блока 11 управления со- еО единен с управлякщим входом 28 второго сумматора-вычитателя 10, пятый выход 29 - с вторьзки входами 30-32 адреса записи первого, второго и третьего блоков 4,5 и 7 памяти, шес той выход 33 - с вторыми входами 34 - 36 адреса чтение второго третьего и четвертого блоков 5, 7 и 8 памяти. Седьмой выход 37 блока 11 управления связан с вторым входом 38 адреса чтения первого блока 4 памяти и с вторым входом 39...
Устройство для реализации быстрого преобразования фурье последовательности с нулевыми элементами
Номер патента: 1119025
Опубликовано: 15.10.1984
Авторы: Карташевич, Курлянд, Ходосевич
МПК: G06F 17/14
Метки: быстрого, нулевыми, последовательности, преобразования, реализации, фурье, элементами
...входу блокапамяти коэффициентов, информационныйвыход коммутатора подключен к управляющим входам арифметического блокаи блока оперативной памяти.На Фиг.1 изображена структурнаясхема устройства; на Фиг,2 - Функцио,нальная схема блока управления; наФиг.З " граф процедуры шестнадцатиточечного БПФ с четырьмя ненулевымиточками, реализуемого данным устройствомУстройство для реализации БПФпоследовательности с нулевыми элементами (Фиг.1) содержит блок 1 оперативной памяти, арифметическийблок 2, блок 3 памяти коэффициентов,блок 4 управления,в -разрядный счет.025 . 6логическим потенциалам "ф и "0 ц,Выход первого разряда двоичного счетчика 1 1 подключен к первому информационному входу первого селектора и квторым информационным входам селекторов...
Предыдущий патент: Цифровой функциональный преобразователь
Следующий патент: Цифровой функциональный преобразователь
Случайный патент: Устройство для магнитнойзапнсн воспроизведенияинформации