Устройство декодирования импульсной последовательности

ОПИСАНИЕИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскнк Социалнстнческмк Республик(51)М, Кл,2 Н 0 З К 13/00 Государственный комитет СССР ноделам изобретений и открытий(72 Авторы изобретения Р.И, Юргенсон, Ь,С, Ибрагимов и С.С, Казанский Ленинградский ордена Ленина электротехнический институт имени В.И. Ульянова Ленина)Изобретение относится к импульсной технике, Устройство может быть использовано для повышения надежности обработки импульсных сигналов.Известно устройство декодирования импульсной последовательности, содержащее генератор илульсов, выход которого подключен к управляющему входу элемента задержки, причем информационный вход элемен- та задержки подключен к входу устройства, а выходы подключены к пороговому элементу 1 .Известно устройство декодирования импульсной последовательности, содержащее генератор импульсов, соединенный с управляющим входом элемента задержки, и элементов совпадения, и дешифраторов адресов ступейей декодирования по числу интервалов в.импульсной последовательности и блок адресации ступеней декодирования,причем выходы блока адресации ступеней декодирования годключены к адресным входам элемента задержки, выходы элементов задержки подключены к входам соответствующих и дешифраторов ступеней декодирования, выходы каждого из которых подключены к первым входам соответствующих и элементов совпадения,вторые входы и элементов совпадения подключены к сигнальному входуэлемента задержки, а выходы и элементов совпадения подключены к соответствующим входам блока адресацииступеней декодирования 2).Недостатком известных устройсс 10 является низкая надежность,Цель изобретения - повышени:. н;дежности устройства,Это достигается тем, что в уст 1:ойство .декодирования импульсной пос 15.ледовательнсй:ти, содержащее генератор импульсов, блок задержки, пороговый элемент, введены циклическийраспределитель, коммутатор, блокэлементов ИЛИ, число которых равно20 и интервалам декодируемой импульсной последовательности, и блок элементов И, с числом групп элементовИ, равным и, каждая из которых вклю 25чает ) элементов И где 1и. ПричемРблок задержки содержит )с параллельных элементов задержки, выход генератора импульсов подключен к входуциклического распределителя, выходы которого через коммутатор подо 30 чены к последовательным входа:741451 5 1 О 15 20 25 Формула изобретения. раллельных элементов задержки, управляющие входы последних подключены кпервому выходу циклического распределителя, параллельные выходы элементов задержки соединены с первыми входами элементов И соответствующих групп блока элементов И, вторыевходы одноименных элементов И,групп блока элементов И соединены ссоответствующими выходами циклического распределителя, а выходыэлементон Ивсех групп блока элементов И соединены с входами соответствующих элементов ИЛИ блокаэлементов ИЛИ; выходы которых подключены к входам порогового элемента, информационный вход порогового элемента соединен с информационным входом коммутатора,Структурная электрическая схемаустройства приведена на чертеже.Устройство содержит генератор1 импульсов, блок 2 задержки, состоящий из к параллельных элементовзадержки, пороговый элемент 3, циклический распределитель 4, коммутатор 5, блок б элементов И с числом групп элементов И, равным и;каждая из которых включает хэлементов И, блок 7 элементов ИЛИ, числа которых равна и интервалам декодируемой Импульсной последовательности,Устройство работает следующимобразом.На информационный вход коммутатора 5 поступает импульсная последовательность, подлежащая декодированию, Управляющий импульс на выходах циклического распределителя 4,продвигаясь н обратном порядке к номерам выходов, управляет работойкоммутатора, Каждый импульс последовательности с помощью циклическогораспределителя квантуется во времени н.а х + 1 часть, каждая частькоторого последовательно записывается в первые ячейки К параллельныхэлементов задержки блока 2. При этомодновременные части всех импульсовпоследовательности записываются вразные ячейки к параллельных элементов задержки, Импульсы с первого.выхода циклического распределителя,поступающие через к тактов генерато"ра 1; подаются на управляющие входыпараллельнйх элементов задержки блока 2. Импульсы с выходом циклического распределителя, кроме того, поступают на входы элементов И всех игрупп блока б и управляют восстановлением импульсов последовательности.При этом каждый импульс на выходециклического распределителя с помощьювторых входов одноименных элементовИ каждой из и. групп блока б опрашивает по одной ячейке К параллельныхэлементов задержки, н которых хра.нятся только одноименные кванты всех и импульсов.Восстановленные по длительности импульсы последовательности с выходов элементов И всех и групп блока б поступают на соответствующие входы элементов ИЛИ блока 7, с выходов которых импульсы поступают на входы порогового элемента 3, На входах порогового элемента до и после прихода последнего импульса последовательности присутствует не более одного импульса последовательности, С приходом последнего импульса последоватеЛьности на всех и+1 входах порогового элемента присутствую т импульсы, ко торые у час тв уют в формировании сигнала общего декодирования на выходе порогового элемента,Использование последовательно-параллельной записи импульсан н блок задержки с последующим параллельно- последовательным восстановлением с комбинированием отводов позволяет повысить надежность устройства и понизить тактовую частоту блока задержки в к раз. Устройство декодирования импульсной последовательности, содержащеегенератор импульсов, блок задержки, пороговый элемент, информационный вход которого подключен к нходной шине устройства, о т л и ч а ющ е е с я тем, что, с целью повышения его надежности, в него введены циклический распределитель, коммутатор, блок элементов ИЛИ, числокоторых равно и интервалам декодируемой импульсной последовательности,блок элементов И с числом групп элементов И, равным и, каждая из которых 45 включает Е элементов И, где хи,причем блок задержки содержит Е параллельных элементов задержки, выходгенератора импульсов подключен к вхо-",ду циклического распределителя, выходы которого через коммутатор подключены к последовательным входам параллельных элементов зацержки, управляющие входы которых подключены к первому выходу циклического распределителя,параллельные выходы элементов задержки соединены с первыми входамиэлементов И соответствующих группблока элементов И, вторые входы одноименных элементов И групп блокаэлементов И соединены с соответствую шими выходами циклического распределителя, а выходы элементов И всехгрупп блока элементов. И соединены свходами соответствующих элементовИЛИ блока элементов ИЛИ, выходы б 5 которых соединены с входами пораго741451 Составитель А, ТитовРедактор Т. Юрчиказа Техред Н.Бабурка Корректор Е, Папп Заказ 3218/54Тираж 995 ПодписноеЦНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5,Филиал ППП Патент, г, Ужгород, ул. Проектная, 4 вого элемента, информационный входкоторого соединен с инФормационнымвходом коммутатора,Источники информации,принятые во внимание при экспертизе1. Глобус И,А, Двоичное кодирование в асинхронных системах, М.,Связь ф, 1972, с. 15-30,2, Авторское свидетельство СССРР 56 б 398, кл. Н 03 К 13/22, 197 Б5 (прототип)