Устройство для решения дифференциальных уравнений

(23 ите СССР до делам изобретенийов, М, В, Синьков, А, И, Закидальский, В, А. Вл и Н, Б, Нифонтов ы Гения 71) Заявитель 54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИффЕРЕНЦИАЛЬНЫХ УРАВНЕНИИ Изобрете ой технике еализации е относ я к вычислительи к аппаратурнойтематического ч в частностройствия.устройст тся недония - функцим ован стно математического м для расширения остей устройства ирокого класса выходной преобделиро в кото функциональных возможи обеспечения решениязадач имеется входной гается теия диффере ее преоб циальразовач истему 15 разователи из позиционного кода в кодсистемы остаточных классов и вычислительные блоки, моделирующие математические операции 1,Известно также устройство, содержащее преобразователь входного сигнала всистему остаточных классов, блок памяти,первый выход которого подключен к входупреобразователя выходного сигнала из системы остаточных классов в позиционнуюсистему, тактовый генератор, блок коммутации, выход которого соединен с входамвычислительного блока, первый управляющий вход которого подключен к первомувыходу тактового генератора. Кроме того,устройство содержит делители, клюкоммутаторы 21,Недостатком устройства являестаточная точность. Цель изобреповышение точности и расширениональных возможностей.Указанная цель достилустройство для решенных уравнений, содержащтель входного сигнала в с ных классов, блок памяти, первый вход которого подключен к входу преобразователя выходного сигнала из системы остаточных классов в позиционную систему, тактовый генератор, блок коммутации,выход которого соединен с входом вычислительного блока, первый управлякиций вход которого подключен к первому выходу тактового генератора, введен дополнительный тактовый генератор, выход которого подключен к синхронизирующему входу вычислительного блока, выход преобразователя входного сигнала и систему остаточных классов подключен к первому входу блока3 7328памяти, второй выход которого соединенс первым входом блока коммутации, второйвход которого подключен к первому выходу тактового генератора, второй выход которого соединен с управляющим входомдополнительного тактового генератора,второй и третий входы блока памяти подключены к первому выходу тактового генератора и выходу вычислительного блокасоответственно, оНа чертеже приведена структурная схема устройства, . которая содержит .преобразователь 1 входного сигнала в системуостаточных классов, блок 2 памяти, тактовый генератор 3, вычислительный блок 4, 1 Бдополнительный тактовый генератор 5,блок коммутации 6, преобразователь 7 выходного сигнала из системы остаточныхклассов в позиционную систему,Работает устройство следующим обра озом.В процессе обработки информация представляется электрическими сигналами постоянного тока, квантованными по уровню.Входная информация преобразуется в преобразователе 1 в код остаточных представлений и поступает в блок 2 памяти. Припоступлении сигналов от тактового генератора 3 через блок 6 коммутации остаточные представления входной информации 30последовательно поступают в блок 2 и да-,лее через блок 6 в вычислительный блок4. Последовательность поступающих остаточных представлений может начинатьсясо старшего модуля м т.е.еми т,д.,35или начинаться с младшего модуля и возрастать -щтВычислительный блок 4 в зависимостиот сложности решаемой задачи можетбыть предназначен для выполнения единичной операции (сложение, интегрированиеи т.д.) или для модулирования сложнойсистемы алгебраических или дифференциальных уравнений.Одновременно тактовый генератор 3 45запускает и синхронизирует работу тактового генератора 5, частота которого выше частоты тактового генератора 3. Спомощью тактового генератора 5 осуществляется квантование по времени, совершен но обязательное для выполнения операцииинтегрирования в системе остаточных клас 1 82 4сов и интегрирования систем дифференциальных уравнений.При необходимости информация может быть выведена из блока 2 памяти через преобразователь 7 на выход устройства, но только после выполнения всех операций и по всем модулям.Преимущество изобретения заключаеъ. ся в упрощении устройства и повышении точности за счет дополнительного квантования по времени,Формула изобретенияУстройство для решения дифференциальных уравнений, содержащее преобразователь входного сигнала в систему остаточ йых классов, блок памяти, первый выход которого подключен к входу преобразователя выходного сйгнала из системы остаточных классов в позиционную систему, тактовый генератор, блок коммутации, выход которого соединен с входом вычислительного блока, управляющий вход которого подключен к первому выходу тактового генератора, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и расширения функциональных возможностей, в него введен дополнительный тактовый генератор, выход которого подключен к синхронизирующему входу вычислительного блока, выход преобразователя входного сиг нала в систему остаточных классов подключен к первому входу блока памяти,вто рой выход которого соединен с первым входом блока коммутации, второй вход которого подключен к первому выхоцу такте вого генератора, второй выход которого соединен с управляющим входом дополнительного тактового генератора, а второй и третий входы блока памяти подключены к первому выходу тактового генератора и выходу вычислительного блока соответст венно.Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР362312, кл. 0 06 Г 7/12, 1971,2. Авторское свидетельство СССР431520, кл. С 06 Р 7/48, 1971.Составитель И. ДубининаРедактор О, Иванова Техред О. Андрейко Корректор Ю, МакаренкоЗаказ 1739/39 Тираж 751 Подписное БНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж 35, Раушскаи наб., д. 4/5 филиал ППП Патент", г, Ужгороа, ул. Проектная, 4