Обнаружитель сигналов

Соиоэ Советскик Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ(51)М. Кл 2 с присоединением заявки М С 01 8 7/44 Государственный комитет СССР ло делам изобретений н открытий(О"8,8) Дата опубликования описания 050380(54) ОБНАРУЖИТЕЛЬ СИГНАЛОВ Изобретение относится к радиосвязи и может использоваться для обна-ружения импульсных сигналов на Фонепомех,Известен обнаружитель сигналов,содержащий бинарный преобразователь,последовательно соединенные пороговый блок,. запускающий блок, Формирователь стропов, временной селектор, второй вход которого соединенс выходом бинарного преобразователя,формирователь сброса, выход которогосоединен со вторым входом Формирователя стробон, и счетчик, причемвходы бинарного преобразователя и 15порогового блока объединены и являются входом обнаружителя сигналов 1).Однако известное устройстно имеет сравнительно большое время обнаружения сигналов. 20Цель изобретения - уменьшениевремени обнаружения,Для этого в сбнаружитель сигналов, содержаший бинарный преобразователь, последовательно соединенныепорогоный блок, запускающий блок,Формирователь стробов, временнойселектор, второй вход которого соединен с выходом бинарного преобразова"теля, формирователь сброса, выход 30 которого соединен со вторым входомФормирователя стробов, и счетчик,причем входы бинарного преобразователя и порогового блока объединеныи. являются входом обнаружения сигналов, введены два дешифратора, дварегистра сдвига, второй счетчик,триггер, два блока сравнения с верх"ним порогом, дна блока сравненияс нижним порогом, элемент И и элемент ИЛИ, причем каждый из двух выходов временного селектора соединены со входомсоответствующего дешифратора и регистра сдвига, два выходакаждого дешифратора подключены ковходам вычитания и сложения, соответствующего счетчика, выход каждогорегистра сдвига подключен ко второмувходу соответствуюшего дешифратора,выход каждого из счетчиков через соответствующий блок сравнения с нерхним порогом соединен с соответствующими входами Формирователя стробови входами элемента ИЛИ, а также черезсоответствующий блок сравнения снижним порогом - с соответствующимвходом элемента И, выход которогосоединен со входом Формирователясброса, выход которого соединен сустановочным входом триггера и сс1свходами сброса регистров сдьига исчетчиков, выход здного из регистровсоединен со входом триггера, выходкоторого соединен с третьим входомэлемента И,На чертеже приведена структурнаяэлектрическая схема предложенногоустройства,Обнаружитель сигналов содержитбинарный преобразователь 1, пороговый блок 2, запускающий блок 3,Формирователь 4 стробов, временнойселектор 5, два дешиФратора б и 7,два регистра 8 и 9 сдвига, два счетчика 10 и 11, два блока 12 и .(3сравнения с верхним порогом, дваблока 14 и 15 сравнения с нижним поргом, триггер 16, элемент ИДИ 17, элемент И 18 и Фоимилователь сброса 19,Устройство работает слздующ,мобразом.Смесь импульсного с,гнала с ггг,мсмПОступает ча бинаОный преОбраэонатель 1 и пороговый блок 2, По первому превышению сигнал " пороговогоблока 2 через зао окающий блок 3запускает Формироваге.гь 4 стробов.Формирователь 4 выраба-.:ывает нулевойстроб, опережающий ст-.з " и заде 1 ж.". -ный строб, Временной салехОрстробирует отдельно роаггггзацгги, о"работанные в бинарном преобразователе 1 на нулевой и опережающей позициях, и отдельно - на нулевой и задержанной позициях Опновременнэ сзапуском Формирователя 4 стробог впервые разряды регистгов 8 и 9 сдвига запи"ывается единицау триггер 16находится в состоянии, поддерживающем элемент И 18 в закрытом состоянии, Стробирование раздельно попарно реализации смеси сигнал + шумпоступают с времепного селектора 5одновременно на входы соответствующих регистров 8 и 9 и дешиФраторовб и 7 двоичных комбинаций, Записанные при самом первом г:ревьюении врегистры 8 и 9 сдвига единицы и поступающие на их входы реализацииперемешаются н и-разрядных регистрах8 и 9, Чистого и определяет интерваланализа. ДешиФраторы б и 7 двоичныхкомбинаций вырабатывают на своихвыходах сигналы лишь в тех случаях,когда сигнал присутствует только наодном из их входов, При наличиина входе дешиФратора б или 7 сигналатолько с временного селектора 5пс является сигнал на выходе 10,поступающий на вход сложения соответствующего счетчика 10 или 11, Приналичии сигнала только с регистра 8или 9 сдвига сигнал появляется навыходе ф 01, поступая далее навход вычитания соответствующего счетчика 10 или 11,Так как в течение первых и тактованализа на втором входе дешиФраторовб, 7 сигналы отсутствуют, счетчики 10, 11 работают только на сложение,Б течение первых и тактов закрытэлемент И 18, и на выходе обнаружхтеля в это время может появитьсялишь решение о наличии сигнала, есличислО В Одном из счетчиков 10, 11достигнет зчачения верхнего порога,Фиксируемого соответствующим блоком12 или 13 сравнения с верхним порогом Если эа п тактов не принято решение о наличии сигнала, единица,записанная в регистры 8, 9 сдвигав начале анализа, достигает и-горазряда, опрокидывая триггер 16,тем самым открывая элемент И 18,Если к этому мэменту не зафиксировано пр-,:вышение нижнего порога ни однимб.гоков 14, 15 сравнения с нижнимпорогом, р . в .;е об отсутствии сигнала через элемент И 18 поступает наФрмироватень сброса 19, сигналомкоторо о про:гззодится обнуление регггстро 8, 9 и счетчиков 10, 11, установка г исходное состояние Формировате:,гя 4 стробон и триггера 16,;хема ждет следуюгено этапа анализа.1 ги эа первые и "актов число хОтябы в одном сге -.Ике 10 или 11 достигло промежуточного значения междуверхним и нижним порогами, схемародо.лжает анализ. При этом на счетчики 10, 11 возможно поступление каксумггируюгих, так и вычитаюших импульсов. При Фиксации достижения порогаодним из блоков 12, 13 сравнения сверхним порог:м устройство черезэлемент ИДИ 17 выдает команду об обнаружении сигнала Одновременно сз.им сигчал блока 12, 13 сравненияпоступает в Формирователь 4 стробовдля зстановки Формирователя 4, работающего го результату анализа нанесигналь,ой позиции. устройствопродолжает ра"отать в режиме слежеяия за поступ.-. в :. в .Нем сигнала н оставленных для приема с",Ообах,Особенность Оаботы обнаружителязаключает"я в следующем,Регистры 8, 9 сд ига на интервале и тактов хОанят картину поступления реал:г-.аций на вход устройства.При поступлении очередной реализациина вход устройства из этой картины исключается самая ранняя реализация, хранящаяся в и-ых разрядах регистров 8, 9. В случае поступленияна вход реализации равнозначной схранящейся в и-ом разряде регистра8, 9 число в соответствующем счетчи 10, 11 не измея тся. Э,.оляет хранить в счетчике 10,. 1 т число,ТОЧНО СООТВЕТСвуЮгггЕЕ ЧИСЛУ КМПуЛЬ"сов, поступивших на вход устройствав соответствующей паре стробов в течение последних и тактов, Добавлениев счетчике 10, 11 производится припоступлении на вход устройства игпульса в соответствующей паре стробов и наличии нуля в п-ом раз720385 ЦНИИПИ Заказ 10214/33 Тираж б 49 Подпи илиал ППП Патент, г. Ужгород, ул. Проектная,ряде соответствующего регистра 8, 9 и, наоборот, вычитание - при отсутствии входного импульса и наличии единицы в и-ом разряде регистра 8,. 9 сдвига, Это позволяет хранить в каждом счетчике 10, 11 число, точно соответствующее числу импульсов, поступивших на вход устройства в соответствуюшей паре стробоз в течение последних л. тактов,Предлагаемый обнаружитель позволит уменьшить время анализа по реализации шума и число ложных сбросов устройства при наличии сигнала, соответственно, расширить диапазон применимости данного устройства по величине отношения сигнал/шум и уменьшить время обнаружения сигнальных позиций. Формула изобретенияОбнаружитель сигналов, содержаший бинарный преобразователь, последовательно соединенные пороговый блох, " запускаюший блок, формирователь стробов, временной селектор, второй вход которого соединен с выходом бинарного преобразователя, формирователь сброса, выход которого соединен с вторым входом формирователя стрсбов, и счетчик, причем вхож бинарного преобразователя и порогового блока объединены и являются входом обнару- жителя сигналоз, о т л и ч а ю щ и йс я тем, что, с целью уменьшения времени обнаружения, введены двадешифратора, два регистра сдвига,второй счетчик, триггер, два блокасравнения с верхним порогом, дваблока сравнения с нижним порогом,элемент И и элемент ИЛИ, причем каж-дый из двух выходов временного селектора соединен с входом соответствуюмего дешифратора и регистра сдвига,два выхода каждого дешнфратора двоичных комбинаций подключены к входамвычитания и сложения, соответствующего счетчика, выход каждого регистра сдвига подключен к второму входусоответствующего дешифратора, выходкаждого чз счетчиков через соответ 15 ствуюмий блок сравнения с верхнимпорогом соединен с соответствующимивходами формирователя стробов и входами элемента ИЛИ, а также ч; реэ соответствуюший блок сравнения с нижо ним порогом - с соответствующим входом элемента И,выход которого. соединенс входом фсрмирователя сброса, выходкоторого соединен с установочнымвходом триггера и с входами сбросац регистров сдвига и счетчиков, выхододного из регистров сдвига соединенс входом триггера, выхсд которого соединен с третьим входом элемента И,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 511704, кл. С 0 1 Я 7/44, 29,05.74