Множительно-делительное устройство

1гС съОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(51)М. Кл. С 06 С 7/16 Государственный комнтет СССР по делам нзооретеннй н открытнй(71) Заявитель Куйбышевский политехнический институт имени В.В. Куйбыиева(54) МНОЖИТЕЛЬНО - ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к области вычислительной техники и может быть использовано в аналоговых вычислительных и информационно-измерительных системах для выполнения операций умножения, деления и возведения в степень.Известны множительно-делительные устройства для аналоговых сигналов, содержащие логарифмический время- импульсный преобразователь, комму-, татор входных сигналов,.генератор экспоненциального напряжения, блок управления, сумматор и фильтр среднего назначения 1, (2).Наиболее близким по технической сущности к предложенному изобретению является множительно-делительное устройство, содержащее последовательно соединенные коммутатор входных сигналов и логарифмический время-импульсный преобразователь, выход которого соединен с управляющим входом первого ключа, интегратор, вход которого соединен с выходом первого ключа и через второй ключ с источником опорного напряжения, информационный вход первого ключа соедин с источником опорного напряжения, выход30 интегратора соединен со входом нульоргана, выход которого соединен с управляющими входами второго и третьего ключей, первый выход генератора экспоненциального напряжения через третий ключ соединен со входом запоминающего блока, выход которого соединен с первым входом сумматора, соответствующие выходы блока управления соединены с управляющими входами коммутатора; входных сигналов, первого ключа и генератора экспоненциального напряжения, второй выход генератора экспоненциального напряжения соединен с логарифмическим время-импульсным преобраэователем 12Недостатком известных устройств является малое быстоодействие.Цель изобретения - повышение быстродействия.Поставленная цель достигается тем, что в устройство дополнительно введены четвертый, пятый и щестой ключи, выходной запоминающий блок, управляющий вход четвертого ключа соединен с выходом логарифмического время-импульсного преобразователя, а информационный вход - с выходом запоминающего блока, выход интегратора соединен со вторым входомсумматора, выход четвертого ключасоединен со входом интегратора, причемвыход запоминающего блока черезпятый ключ соединен со входом коммутатора входных сигналов, выход сумматора соединен через шестой ключ с,выходным запоминающим блоком, уп 1 равляющие входы четвертого, пятого,шестого ключей, интегратора, нульоргана соединены с соответствующимивыходами блока управления.На чертеже показана схема мнокительно-делительного устройства, которое состоит из логаримическоговремя-импульсного преобразователя 1,генератора экспоненциального напряжения 2, коммутатора входных сигналов 3, интегратора 4, нуль-органа5, запоминающего блока б, сумматора7, выходного запоминающего блока 8,ключей 9, 10, 11, 12, 1,3, 14, блока управления 15, источника опорногонапряжения 16.Принцип действия предложенногоустройства следующий. коммутаторвходных сигналов 3 поочередно подключает источники входных напряже-.ний Ч Ч 2, Ч и Ч 4 запоминающегорлока б ко входу логарифмическоговремя-импульсного преобразователя 1,В первом, втором и третьем тактахформируются импульсы, пропорциональные логарифму входных напряженийЧ, Чэсоответственно, Эти импульсы напряжения проходят черезключ 9 и интегрируются интегратором 4,В четвертом такте закрываютсяключ 9 и открывается ключ 10, черезкоторый на вход интегратора 4 подается напряжение той же амплитуды Еот источника опорного напряжения,что и н предыдущие такты, при этомнапряжение на выходе интегратора 4уменьшается. Р момент когда оностановится равным нулю, срабатываетнуль-орган 5, который размыкает ключи 10 и 11.Через ключ 11 на вход запоминающего блока б поступает экспоненциальное напряжение от генератора экспоненциального напряжения 2. Если замы канне ключа 10 происходит в моментначала спада экспоненциального напряжения на выходе генератора экспоненциального напряжения 2, то напряжение, зафиксированное в запоминающем блоке б, при размыкании ключа 11,будет пропорционально величинеМ 4зтак как справедливо следующее соотношение:60ч, ц р)Т п - 1 С 6 п - -Ип,- - . 1,: О,ич ч тгде Е - напряжение источника опорного напряжения; 65 амплитуда экспоненциального онапряжения;Т - впемя периодизации; и1 ц - время, в течение которогооткрыт ключ 10;постоянная времени экспоненциального напряжения с генератора экспоненциальногонапряжения 2.Из (1) споаведливо равенствочозЧЧ 44 2следовательноЬочичЧ, -2Ч 6 =1 =19 2=о . 4 о ЧзОднако полученная величина определена с некоторой погрешностью , для уменьшения которой в пятом, шестом, седьмом тактах преобразователь 1 внонь преобразует входные напряжения ЧА, Ч 2 и Чз , а в восьмом такте замыкается ключ 13 и напрядение с запоминающего блока б через коммутатор входных сигналов 3 поступает на вход логарифмического время-импульсного преобразователя 1, при этом ключ 12 замкнут, а ключи 9 и 10 разомкнуты и на выходе интегратора 4 формируется напряжение ЬЧ, Величина которого пропорциональна погрешности выходного напряжения запоминающего блока б.Поэтому выходное напряжение с интегратора 4 и запоминающего блока б подается на сумматор 7, выходная величина которого соответствует выполнению операции с погрешностью,Ч 1 Ча3которая определяется с основном не- идентичностью коэФфициента преобразования коммутатора входных сигналон 3, логарифмического время-импульс. ного преобразователя 1, интегратоРа 4 для сигналов Ч, Ч, Чз и Ч 4,Для исключения пульсаций на выходе устройства применен выходной запоминающий блок 8, который соединен с сумматором 7 через ключ 14.По сравнению с прототипом время преобразования уменьшено с нескольких десяткон тактов до нескольких тактов, при сохранении заданной точности.формула изобретенияМножительно-делительное устройство, содержащее последовательно соединенные коммутатор входных сигналов и логариФмический нремя- импульсный преобразователь, выход которого соединен с управляющим нходом первого ключа, интегратор, вход которого соединен с выходом первого ключа и через второй ключ с источником опорного напряжения, информационный вход708362 10 15 СоставительТехред М.Кел дактср Д. Зубо Тираж 751 Под ИПИ Государственного комитета по делам изобретений и откры 5, Москва, Ж, Раушская наб Заказ 8490/4 исноеСССРийд. 4/5 1303 Патент, г. Ужгород, ул. Проектна иал ПП первого ключа соединен с источником опорного напряжения, выход интегратора соединен со входом нуль-органа, выход которого; соединен с управляющими входами второго и третьего клю. чей, первый выход генератора экспоненциального напряжения через третий ключ соединен со входом запоминающего блока, выход которого соединен с первым входом сумматора, соответствующие выходы блока управления соединены с управляющими входами коммутатора входных сигналов, первого ключа и генератора экспоненциального напряжения, второй выход генератора экспоненциального анапряжения соединен с логарифмИческим время-импульсным преобразователем, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в устройство дополнительно введены четвертый, пятый и шестой ключи, выходной запоминающий блок, управляющий вход четвертого ключа соединен с выводом логарифмического время-импульсногопреобразователя, а информационныйвход - с выходом запоминающего блока,выход интегратора соединен со вторымвходом сумматора, выход четвертогоключа соединен со входом интегратора, причем выход запоминающего блока через пятый ключ соединен со входом коммутатора входных сигналов,выход сумматора соединен через шестой ключ с выходным запоминающимблоком, упоавляющие входы четвертого, пятого, шестого ключей, интегратора, нуль-органа соединены с соответствующими выходами блока управления. Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРР 264004, кл. С 06 С 7/16, 1968,2. Авторское свидетельство ГССРпо заявке ф 2101564, кл. С 06 С 7/161975 (прототип). Снимщиков амеш Корректор Н. Задерновс