Делитель частоты с допольнительными связями

Номер патента: 663114

Авторы: Некрасов, Синьков, Смирягин

ZIP архив

Текст

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистицесмих республикАВТОРСКОМУ СВИДВ ВУ 6) Дополнительное к авт. сеид-ву -Щ Заявлано 05.01.77 (21) 2438052/18-21с присоединением заявки-(51) М, К 3 К 23/О Гасударетееииьб иенитет СССР па делам изебретеиий а открытий(54) ДЕЛИТ ТОТЫ ке и моматике и Изо жет н ыч нителъным ебуемого е связи яются че нты 11.ниженное Из связяэ междуреэ дОдн быстр бретение относится к радиотехн йти широкое применение в автослительной технике. естен делитель частоты с допол ми, в котором для получения трфициента деления дополнительнь счетными разрядами осуществл полнительные логические злеме ако такой делитель имеет поодействие,Известен также делитель частоты сдополнитель ными связями, первый и третий разряды которого содержат по одному основному и двум ко"мандным В - З.триггерам, а второй разряд состо. ит из основного и командного В - З-триггеров и элемента совпадения, при этом входы первого и второго разрядов соединены с источником входного сигнала соответственно через вентильный элемент и инвертор, а выходы двухкомандных В-З-триггеров первого разряда соединены соот. ветственно со счетным входом третьего разряда и установочным входом основного В. - З.триггера второго разряда, в котором выход командного ОЛНИТЕПЬНЬМЙС ВЯЗЯМИ 2В - З.триггера соединен со вторым входом вентнльного элемента 2) .Однако такое устройство также имеет пониженное быстродействие, обусловленное задержкойсигнала, вносимой вентилем, входы которого сое динены с источником входного сигнала и с выходом В - З-триггера второго разряда, Ь выход сое.динен со счетным входом первого разряда, и задержкой; вносимой инвертором, включенныммежду источником входного сигнала и входомвторого разряда. Кроме того, в этом устройствеиспользуется большое число логических элементов, что уменьшает ецио надежность и технологичность.Целью изобретения является повышение быст З. родействия делителя частоты с дополнительнымисвязями.Это достигается тем, что в делителе частоты сдополнительными связями, содержащем три разряда, каждый из которых состоит из одного ос новного, и двух командных В - З.триггеров, приэтом в каждом разряде единичный выход перво.го командного В-З-триггера подключен к еди.ничным входам основного ивторого командногоВ - З-триггеров, единичный выход второго командного В-триггера - к нулевому входу основ.ного В - 8-триггера и к единичному входу перво.го командного В в -триггера, а в третьем разряде,кроме того, единичный и нулевой выходы основ.ного В - 8-триггера соединены с нулевыми входа.ми соответственно первого и второго командныхВ-З-триггеров, единичныйи нулевой выходы основного В-З триггера первого разряда соединеныс нулевыми входами соответственно первого ивторого командных В - З.триггеров второго разря.да, единичный и нулевой выходы основного В-З.триггера второго разряда соединен;с нулевымивходами соответственно второго и первого ко.мандных Втриггеров первого разряда, а нулевой выхбд первого командного В - З.триггератретьего разряда соединен с нулевыми входамивторого командного и основного В - 8-триггеровпервого разряда, при этом счетные входы командных.В - З.триггеров первого и второго разрядовсоединены с входной шиной, а счетные входы командных триггеров третьего разряда - с единичным выходом основного Я-триггера второгоразряда;На чертеже приведена структурная электрическая схема предлагаемого делителя частоты с до." полнительными связями,Устройство состоит из.трех разрядов, причем" попарно соединенные логические элементы 1 и2, 3 и 4, 5 и 6 образуют основные Й - 8-триггерысоответственно первого, второго и третьего разрядов, логические элементы 7 и 8, 9 и 10, 11 и12 образуют первые командные Я - З.триггеры, алогические элементы 13 и 14, 15 и 16, 17 и 18образуют вторые командные Я - 8-триггеры техже разрядов. Устройство содержит также входную шину 19,Единичные входы командных Й - 8-триггеров7 и 13, 9 и 15, 11 и 17 являются счетными входа.ми каждого разряда. В каждом разряде единич.ные выходы первых командных В - З.триггеров7, 9, 11 подключены соответственно к единичнымвходам основных В-трщтеров 1, 3, 5 и к дру.гим единичным входам вторых командныхВ - З-трщтеров 13, 15, 17, а единичные выходывторых командных В-триггеров 13, 15, 17подключены соответственно к нулевым входамосновных Й - 8 трщтеров 2, 4, 6 и к другим единичным входам первых командных В - 8-триггеров 7, 9, 11. В третьем разряде единичный и нулевой выходы основного В-триггера 5 и 6 соединены" с нулевыми входами соответственно первого и второго командных Втрщтеров 12 и18. Единичный и нулевой выходы основногоВ - 8-триггера первого разряда 1 и 2 соединеныс нулевыми входами соответственно первого ивторого командных В - З.триггеров второго разряда 10 и 16, а единичный и нулевой выходы ос. новного В-триггера второго разряда 3 и 4 сое.динены с нулевыми входами соответственно вто.рого и первого командных В - 8-триггеров первого разряда 14 и 8. Булевой выход первого ко.3 мандного Я-З.триггера третьего разряда 12 соединен с другими нулевыми входами основного и второго командного В-триггеров первого разряда 2 и 14, при этом счетные входы комвщных Й - З.триггеров первого и второго разрядов щ 7 и 13, 9 и 15 соединены с входной шиной 19, асчетные входы командных триггеров третьего разряда 11 и 17 - с единичным выходом основ.ного В-З.триггера второго разряда.Делитель частоты с дополнительными связями И служит для получения коэффициента деленияК=7.,При поступлении входного сигнала на счетныевходы командных Й - 8-триггеров первого и вто 2 фрого разрядов 7, 13 и 9, 15, благодаря соединениям единичного и нулевого выхода основного В - З.триггера первого разряда 1 и 2 с нулевыми входами соответственно первого 10 и второго 16 командных Й - 8-триггеров второго разряда, соединениям единичного и нулевого выхода основ.ного трщтера второго разряда 3 и 4 с нулевыми входами соответственно второго 14 и первого 8 командных Й в . З.триггеров первого разряда, осу.ществляется синхронное деление на четыре, Сию- ронность деления достигается за счет того, что первь 1 й и второй разряды срабатывают непосред.ственно от входного сигнала без дополнительной задержки. Сигнал с единичного выхода основного В - З.триггера второго разряда 3 поступает на счет. З ные входы командных В - 8-триггеров третьегоразряда 11 и 17, который осуществляет дополнительное деление на два,При появлении сигнала на нулевом выходепервого командного В - З.триггера третьего раз.40 ряда 12 в первом разряде осуществляется принудительное изменение состояний второго команд,ного и основного В - 8 триггеров 14 и 2, В резуль.тате этого цикл деления первых двух разрядов уменьшится на единицу, За счет получения двух циклов деления на четыре и на три, общий коэффициент деления равен "7". При этом в цепи входного сигнала и обратной связи дополнительные задержки не вносятся. В качестве выходного сигнала используется сигнал с нулевого выхода второго командного В-З.триггера 18, но могут быть использованы и сигналы с выходов ос.новного В - З.триггера третьего разряда 5 и 6.Именно за счет повышения степени синхроннос ти деления и устранения задержки в цепяхвходного сигнала и обратной связи достигнуто высокое быстродействие, Кроме того, такое построение делителя частоты уменьшило число используемых логических элементов и следова663 114 Формула изобретения Составитель Т,Афанасьева Техред С.Мигай Корректор А Внесен едактор Н енск 59 Подписноета СССРытийнабд. 4/5 акаэ 2727/ Тираж 10 НИИПИ Госу по делам нз 3035, Москва, ственного комит обретений и откр - ,35, Раушская ППП "Патент, г. Ужгород, ул, Проектная, 4 тельно повысило надежность, технологичность иэкономичность устройства,Делитель частоты с дополнительными связями, содержащий три разряда, каждый иэ которых состоив из одного основного и двух командных В - З.триггеров, при этом в каждом разряде еди 16 ничн.й выход первого командного В - 8-триггера подключен к единичным входам основного и второго командного В - З.триггеров, единичный вы. ход второго командного В - 8-трщтера - к нулевому входу основного В - 8-триггера и к единичному М входу первого командного В - З-триггера, а в третьем разряде, кроме того, единичньй и нуле вой выходы основного В - 8-триггерасоединены с нулевыми входами соответственно первого и1второго командных В - З-трщтеров, отличаю. З щийся тем, что, с целью повышения быстродействия, единичный и нулевой выходы основного Я-З.триггера первого разряда соединены с ну.левыми входами соответственно первого и второ.го командных В - З.триггеров второго разряда,единичный и нулевой выходы основного В-З.триггера второго разряда соединены с нулевымивходами соответственно второго и первого командных В - 8-триггеров первого разряда, а нулевойвыход первого командного В - 8-триггера третьего разряда соединен с нулевыми входами второгокомандного и основного В-трщтеров первогоразряда, при этом счетные входы командныхВ-З.триггеров первого и второго разрядов соединены с входной шиной, а счетные входы командных триггеров третьего разряда - с единич.ным выходом основного В в .триггера второгоразряда. Источники информации, принятые во вниманиепри экспертизе 1, Патент ФРГ У 1282693, кл. 21 а 4 36/22, 1969 2, Авторское свидетельство СССР Ме 324713,кл. Н 03 К 23/02, 1969,

Смотреть

Заявка

2438052, 05.01.1977

ПРЕДПРИЯТИЕ ПЯ А-1173

СИНЬКОВ ВАЛЕНТИН ВАЛЕРЬЕВИЧ, СМИРЯГИН ЛЕОНИД АНАТОЛЬЕВИЧ, НЕКРАСОВ ВЛАДИМИР ЛЕОНИДОВИЧ

МПК / Метки

МПК: H03K 23/02

Метки: делитель, дополнительными, связями, частоты

Опубликовано: 15.05.1979

Код ссылки

<a href="https://patents.su/3-663114-delitel-chastoty-s-dopolnitelnymi-svyazyami.html" target="_blank" rel="follow" title="База патентов СССР">Делитель частоты с допольнительными связями</a>

Похожие патенты