Устройство для декодирования п, к кодов

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскнк Соцнапнстнчесинк Республнк) Заявлено 1204.7 23482 С)8 18-2 присоединением 3) Приоритет - 3) Опубликоват 5) Дата опубли всударствеиный комитет .овеса Министров СССР по делам изобретенийи открытий.Нерех Заявитель 54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИ КОДОВ изиболее к 10 ени тол может быть использоваелемеханики и в систеприема цифровой инфорИзобретениено в области тмах передачи имации.5Из основного авт.св. вт 408311вестно устройство, являющееся на близким по технической сущности предложенному,Недостатком известного устройст является то, что оно при обнаруж и многократных ошибок исправляет ько одиночные.11 ель изобретения - исправление двойных ошибок.)5Это достигается тем, что устройство содержит дешифратор одиночных ошибок, элемент запрета, дополнительные элементы И, ИЛИ, группу элементов И, причем выходы проверочного ре- со гистра соединены со входами дешифратора одиночных ошибок, выходы которого подключены ко входам дополнительного элемента ИЛИ и к первым вхо-. дам дополнительной группы элементов И,95 вторые входы которых подключены.к выходу дополнительного элемента И, а выходы - через первую группу элементов ИЛИ подключены к счетным входам триггеров информационного регистра, 30 выход дополнительного элемента ИЛИсоединен с инверсным входом элементазапрета и первым входом дополнительного элемента И, второй вход которого подключен к предпоследнему выходураспределителя, прямой вход элементазапрета соединен с выходом элементаИЛИ, а выход - с первыми входами первого и второго элементов И.На чертеже приведена функциональная схема устройства.Оно содержит схему 1 декодированиямаркера, распределитель 2, информационный регистр 3, состоящий из триггеров Т 1 - Тк , проверочный регистр 4,состоящий из триггеров Тк 1 - Тптриггер 5. управления, группу элементов ИЛИ б, 7, группы эЛементов И 8, 9элемент ИЛИ 10, элементы И 11-13,элемент ИЛИ 14, дешифратор одиночныхошибок 15, дополнительный элементИЛИ 16, элемент 17 запрета, дополнительный элемент И 18 и дополнительнуюгруппу элементов И 19, количество которых равно числу триггеров информационного регистра,В устройстве используется процедура декодирования по методу испытаний.Схема работает сЛедующим образом, 63896630 60 Первый цикл - запись принятой празрядной кодовой комбинации, Входнаяпоследовательность, состоящая из маркера и цифр а - ап , поступает навход устройства. Импульс, получающийся на выходе схемы 1, запускаетраспределитель 2 и устанавливаетрегистры 3, 4 и триггер 5 в положениеО. В течение первого цикла цифры а 1 - а 1 с записываются в,.регистрыпричем в информационный регистр записываются информационные цифры а 1а , а в проверочный регистр цифры 10записываются в соответствии с уравнениями проверки данного кода. Например, для 14,4 - кода, у которогои 14 и к, уравнения имеют видХ 1 - (3,4,5), Х 1 - (2,4,6), )5Х - (2,3,7), Х 4 - (2,3,4,8) У1 4 ь(1.2,413), Х,о - (1,2,3,14) .скобках Указаны номера разрядов 90сумма цифр которых пощадг образуетпроверочную цифру, Например,Х 1 (3 4 5): а + а + а 6(пас)14,4- кодможет исправлять все Одиночные и двойные ошибки и Обнаружи 25вать все трехкратные и четырехкратные ошибки,В проверочном регистре в концепервого цикла Окажется записаккььмпроверочное число (синдром) Х. ЕслиХ равен 0, то двоичная последовательность принимается за кодовыйвектор и переключение схемы на второй цикл не происходит, Если значение Х соОтетствует ОдинОчной оибке,то на одном из выходов дешифратора. 35появляется сигнал. Этот сигнал черезэлемент ИЛИ 16 поступает на вход схемы запрета и вход элемента И 18 закрывает элемент запрета и подготавливает к срабатыванию элемент И 18. 40Так как в проверочном регистре чис.:лоотличается от нуля, то появится сигнал на выходе элемента ИЛИ 10, кээтот сигнал ке пройдет через элементзапрета 17, так как он запирается сигналом с выхода элемента ИЛИ 16, Импульс с предпоследнего каскада рас:пре делителя проходит через элемент И 18и считывает сигнал с соответствующего выхода дешифратора в тот из триггеров информационного регистра,. гдезаписана Ошибочная цифра, Значение 50цифры изменяется (1 заменяетсяИа ффбфф или Офф на 1) и, таким образом, осуществляется исправление одиночной ошибки, Дешифраторимеет и-выходов которые заведены кавходы элемента ИЛИ 16, Из них первыек-выходы подключены также к группе нзк-элементов И 19,С выХодов этих элементов считываются сигналы для исправления к-одиночных ошибок в информационных разрядах, Импульс с последнего каскада распределителя не пройдетчерез элемент И 11, так как Отсутсл вует сигнал ка выходе элемента запрета 17.Если при передаче в и-разрядной последовательности произоила многократная ошибка (2), то в проверочном регистре будет записано число Х, соответствующ е этой ошибке, На выходе элемента ИЛИ 10 появится сигнал и, так как сигнал ка выходе элемента ИЛИ 16 отсутствует, то элемент запрета 17 срабатывает, и ка его выходе появляется сигнал, который поступит на левые входы элементов И 11, 12, Импульс с последнего каскада распределителя пройдет через элемент И 11 иустановит триггер 5 в положение 1 с некоторой задержкой во времени, Этазадержка в начале второго цикла работы устройства необходима для тогочтобы сигнал с последнего каскада распределителя ке прошел через элемент И 13 ка выход устройства. Для упрощения настройки устройства и повышения надежности его функционирования во входном проводе установки триггера в 1 возможно применение элемента задержки, .Сигнал с единичного выхода триггера 5 поступит на входы элементов И 12,. 13 и запустит распределитель, Сигнал с выхсда элемента И 12 поступит ка элементы И 9 и подготовит их к работе во втором цикле.Второй цикл - цикл исправления двойных Ошибск или Обнаружения мнОГОкратных. С первых двух ОтвОДОв расПРеделителя снимаются последовательнодва импульса, Первый из них черезэлементы ИЛИ 7, И 9 и ИЛИ б пройдет втриггер Т, информ циоккого регистраи изменит цифру а 1 на противоположную.Кроме того, этот сигнал, в соответствии с правилами проверки, поступитв проверочный регистр и изменит про"верочкое число. Если двойная Ошибкасостоит из ошибки в цифре а и Ошибкив какой-либо еще цифре, то проверочрегистре посе изменениябудет соотвЕтотвОватЬ ОдиНОЧной оШибке. Поэтому появится сигнал на выходедешифратора 15, который проходит через элемент ИЛИ 16 и закрывает элемент запрета 17, Сигнал на его выходеисчезает и запираются ЭЛементы И 11,12 и 9 В конце второго цикла импульсс предпоследнего каскада распределителя про .дет через элемент И 18 и исправи 1 вторую искаженную цифру, еслиока является информационной,Если ошибка имеет кратность большедвух, то в конце второго цикла с последнеГО каскада распределителя черезэлементы И 11 13 будет выдан сигналзапроса о повторении и через элементИЛИ 14 СНГнал устанОвки реГистров в0, Если первая цифра а 1, не искажена, то импульс со второго отводараспределителя пройдет через элементы ИЛИ 7, И 9 и ИЛИ б и содержщлое638966 Формула изобретения Составитель Н.ШелобанаваРедакто Н.Раз ова Техред Н,Бабурка Корректор Т.Вашкович Заказ 7282/37 Тираж 784 Подписное ЦНКИПИ Государственного комитета Совета. Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП Патентф, г.ужгород, ул.Проектная,4 тров будет восстановлено. Так же исправляются и остальные двойные ошибки и обнаруживаются многократные,Предложенное устройство позволяет исправлять все одиночные и двойные ошибки и обнаруживать при этом многократные ошибки, от трехкратных до т - кратных.5 Устройство для декодирования п,к- ф кодов по авт.свид. 9 408311, о т л ич а ю щ е е с я тем, что, с цельюисправления двойных ошибок, оно содержит дешиФратор одиночных ошибок, элемент запрета, дополнительные элементы 15 К, КЛИ, группу элементов И, причем выходы проверочного регистра соединенысо входами дешиФратора одиночных ошибок, выходы которого подключены ковходам дополнительного элемента КЛК ик первым входам дополнительной группыэлементов К, вторые входы которых подключены к выходу дополнительного элемента И, а выходы - через первую группу элементов КЛК подключены к счетнымвходам триггеров инФормационного регистра, выход дополнительного элемента ИЛИ соединен с инверсным входомэлемента запрета и первым входом дополнительного элемента К, второй входкоторого подключен к предпоследнемувыходу распределителя, прямой входэлемента запрета соединен с выходомэлемента КЛИ,а выход - с первыми входами первого и второго элементов К.