Устройство для вычисления функций

Сомэ Советских Социалистических Республик,1) ц. К ж Ор рм тг присоединением заявки Я 2380283) Приоритет Государственнын камнтет 696 ета Мнннстроа СССР по делам нзооретеннй н аткрмтнй) Дата опубликования описания 28.78 П. Балашов, В. Н. Негода, В. У. ПлВ. Пуэанков, В. Б. Слолов, Л, И,72) Авторы изобрете Водяхо- и ина электротехнический нина) и Научно-исследо 1 числительной техники ют дЩевгенинст тгг уТвтельский енинградский ордена Ле мени В, И. Ульянова (Лцентр электронной в(71) Заявители РОЙСТВО ДЛЯ у:е121, содержащее регистр аргумента, блок маскирования аргумента, блок постоянной памяти, блок управления и блок умножения. Выход регистра аргумента соединен со входом блока маскирования аргумента, все выходы которого, кролле младшего, еоепинец со входамп блока постоянной памяти, Первый выход блока управления соединен с первым входолт блока умножения, первый выход которого подключен к первому входу блока управления, второй выход которого соединен с первым выходом устройства. Первый вход устройства соединен со вторым входом управления, второй вход устройства подключен ко входу регистра аргумента.Недсстатком известного устройства является низкое быстродействие.Цель изобретения - повышение быстро действия устройства для вычисления функций вида у: Е".Поставленная це тягается тем,ль дос что в иэ определе блок выд Изобретение относится к области вычислительной техники и может быть использовано в качестве специализированного процессора вычислительной системы высокой производительности для вычисления функций 9=8 .Известно устройство для вычисления элементарных функций (в том числе и функции Е) табличного типа на основе постоянного запоминающего устройства (ПЗУ) 11, причем регистр адреса ПЗУ используется в качестве регистра аргумента, а регистр числа ПЗУ - в качестве регистра результата устройсгва. Такое устройство отличается предельно высоким быстродействием, однако область применения ограничивается 1 0-12-двоичными разрядами аргумента, поскольку объем ПЗУ растет экспоненциально с увеличением разрядности аргумента, Современные вычислительные системы работают с аргументами, имеющими разрядность мантиссы 50-60 двоичных разрядов,Наиболее близким по технической сущности к изобретению является устройство 1 СЛЕНИЯ ФУНКЦИЙ ВИДА тное устройство введены блок нулевых значений аргумента, ленни младшей зоны аргументаи блок оперативной памяти, Выхоцы блока маскирования аргумента через блок определения нулевых значений аргумента подключены к группе входов блока управления, третий выход которого соединен у с первым входом блока оперативной памяти, Второй вход блока оперативной памяти подключен ко второму выходу блока умножения, второй вход которого соединен с первым выходом блока оперативной 16 памяти, подключенного вторым выходом ко второму выходу устройства, Младший выход блока маскирования аргумента через блок выделеМия младшей зоны аргумента соединен с третьим входом блока 3 оперативной памяти, группа входов котс рого соединена с группой выходов блока постоянной памяти.Сущность изобретения поясняется чер тежом, МПредлагаемое устройство содержит регистр аргумента 1, выход которого соединен со входом блока 2 маскирования аргумента, выходами подключенного к блоку 3 постоянной памяти. Выходы бло И кв 3 связаны со входами блока 4 опера+ тивной памяти устройства, к которому подключены также выходы блока 5 выде" ленни младшей зоны аргумента и блока 6 управления. Входы блока 5 связаны с 36 вйходами блока 2 маскирования аргумента, входы блока 6 - с выходами блока 7 определения нулевых значений аргумен та, входы блока 7: выхбдами блока 2 маскированияаргумента. Блок умножения И 8 связан с блоком управления 6 и бло- ком 4.Работает процессор следующим обра зом, При поступлении сигнала запроса из ЦВМ в блок 6 на регистр аргумента О 1 принимается код вргумента. Во втором такте через блок 2 маскирования аргумента сегменты поступают на соответствующие адресные входы блока 3 и значения подфункций считываются на регистры, 43 входящие в состав блока 4, В том же такте начинается обработка младшего се- мента в блоке 6. В третьем такте блок 6 опрашивает блок 7 и в соответствии с результатами етого опроса и количест- В вом устройств умножения блока умножения 8, которые могут быть использованы, формирует первую серию сигналов запроса к блоку умножения 8 на выполнение умножения: значений подфункций, По окон- И чании обработки младшего сегмента значение последней йодфункции передается из блока, 5 обработки младшего сегмен га в блок 4, Каждая операция умножениярассматривается блоком умножения 8квк отдельная зацвчв,Первая серия сигналов запроса к бло+ ку умножения 8 определяет постановку задачи в очереди с заданными приоритетами. О возможности обработки любой задачи блок умножения 8 сообщает блоку 6, после чего в соответствующее устройство умножения передаются из блока 4 значении соответствующих подфункций и выполняется коррекция первой серии сиг нвлов запроса к блоку умножения 8 которая заключается в отмене запросов на решение принятой к исполнению задачи. По окончании умножения блок умножения 8 сообщает блоку 6, что результат полу;- чен. По сигналам из блока 6 р,зультвт, умножения принимается на соответствую- опий регистр блока 4, после чего формируется вторая серия сигналов запроса к блоку умножения 8, В дальнейшем работа устройства повторяется аналогичным образом до тех пор, пока очередной результат умножения не будет являться значением реализуемой функции. В последнем случае блок 6 информирует БВМ об окончании процесса вы исления функции и из блока 4 значение функции передает ся в ЦВМ. Бо всех случаях, когда в блок 6 одновременно поступают сигналы о воэможности решения одной и той же задачи в нескольких устройствах умноже- ния, сомножителя передаются в блок умно жения с наименьшим номером (нумераций осуществляется в соттвии с убыва. нием рриоритета).Изобретение при работе со словами длиной БО и более двоичных разрядов позволяет сократить время вычисления не менее чем в 2 раза и в 4-5 раз уменьшить загрузку ЦВМ.формула изобретенияУстройство для вычисления функций вида = 8, содержащее регистр вргуменХта, блок маскирования аргумента, блок постоянной памяти, блок управления, блок умноженияпричем выход регистра аргумента соединен со входом блока маскирования аргумента, все выходы которого, кроме младшего, соединены со входами олокв постоянной памяти, первый выход блока управления соединен с первым входом блока умножения, первый выход которого подключен к первому входу блокд631 М 4 Составитель В, Тарасовдактор Т. Орловская Техред О, Андрейко КорректорЛ, Неболака Тираж 784 з 6344/48 ЦНИИ ПИ Госуд Подписноевета Яннисоткрытийокая наб.,в СССР твенного комитета Со изобретений иква, Ж, Ра дел 5 М 113фи лиал ППП фПатент, г, Ужгород, ул, Проектная, 4 управления, второй выход которого соединен с первым выходом устройства, первый вход которого соединен со вторымвходом блока управления, второй входустройства подключен ко входу регистра 5аргумента, о т л и ч а ю ш е е с ятем, что, с целью повышения быстродействия, в него введены блок определениянулевых значений аргумента, блок выделения младшей зоны аргумента и блокоперативной памяти, причем выходы блока маскирования аргумента через блокопределения нулевых значений аргументаподключены к группе входов блока управления, третий выход которого соединенс первым входом блока оперативной памяти, второй вход которого подключен ковторому выходу блока умножения, второй вход которого соединен с первым выходамблока оперативной памяти, второй выходкоторого подключен ко втооому вь 1 ходуустройства, младший выходблока маскирования аргумента через блок выделениямладшей зоны аргумента соединен с треьим входом блока оперативной памяти,группа входов которого соединена с .группой выходов блока постоянной памяти. Источники информации, принятые вовнимание при экспертизе:1. Авторское свидетельство СССР% 459777, кл06 Р 15/20,04,07. 7 3.2. Авторское свидетельство СССРМ 40731 7, кл. С 06 Р 15/20,21, 11. 73.