Устройство для распределения заданий процессорам

(22) Заявлено 10,05,77 (21) 248322с присоединением заявкиМ. КлС 06 Р О/О 2 Госудврственный комнтет Совета Инннстров СССР по делам нзобретеннй н открытий. Поляков, А. И. Шутилсв В. В. Шарапанов эрдена Отечественнэй вэйньроны имени маршалаГэвэрэва Л. А. Вэенн ническа ад енерн 1) Заявит здушнэй эб кэгэ Союза адемия противо эве ТРОИСТВО ДЛЯ РАСПРЕДЕЛЕНИЯЗАДАНИЙ ПРОЦЕССОРАМ ие относится и может найт орных систе рузки между и устройства д запуска пр ты И, триггИэобретеой техникемногопроцесс к вычислительи применение вмах для распрероцессорами.ля управленияограмм, содереры очередносНедо визколрезульта ции прэце аеления наг Известньаооето ограниче чередностьюащие элеме роя ности ор между н аизациобмена одновременно. колькнми устройствами, напри 10 ыстрооти, распределители импульсов, выполняющие функции выбора очередной прогрмы 11,1Недостаткэм этих устрэйств является низкое быстродействие, эбуслэвленное пэследэвательным эпрэсэм триггерэв эчереднэсти.Наиболее близким пэ техическэму решению является устройство управл 4 ия обменом, содержащее регистр готовности процессоров, группа выходов которого подключена к первой группе входов узла управления, а первая группа входов - к первой группе входов устройства, вторая группа входов которого соединена со второй группой входов узла управления, соединенного первым входом с выходом элемента ИЛИ 21 таток этого устройства состоит быстродействии, что является том последовательной организасса поиска готовых к обмену в. Кроме того, устройство имеет ные функциональные возможосвляюшиеся в отсутствии возмож- г ер процессорами.Цель изобретения - повышение баействия устройства,Это достигается тем, что в устройство введены регистр сдвига груца выходов которого подключена к соответствующим входам элемента ИЛИ и первым вхаам соответствующих групп элементов И,выходы каждой группы элементов И подключены к соответствуюшему выходу устройства и вхоаалсоответствующего аополннтельного элемента ИЛИ, первая группа входов регистоа сдвп а ссеаипена со.второй группой входов устройства, входкода номера задашя которого подключенко вторым входам групп элементов И,третьи входы которых соединены с соответствующим выходом из группы выходоврегистра готовности процессоров, выходыдополнительных элементов ИЛИ подключены к соответствующим входам из второйгруппы входов регистра готовности процессоров и регистра сдвига, первый ивторой управляющие входы которого подключены соответственно к первому и второму выходам узла управления.На чертеже представлена структурнаясхема устройства,Оно содержит узел 1 управления реРгистр 2 готовности процессоров, элементИЛИ 3, регистр 4 сдвига, группы элемен тов И 5, дополнительные элементы ИЛИ6, процессоры 7, группы входов 8 и 8и выход 1 О устройства,Устройство работает следующим образом,По входам 8 в узел 1 управленияпоступает код числа необходимых для выполнения задания процессоров, вырабатываемый в системе планирования вычислений, Узел 1 управления сравнивает пот 25ребное число процессоров с количествомсвободных процессоров, данные о готовности которых хранятся в регистре 2,Если число свободных процессоров меньше количества потребных, узел 1 управ 30ления выдает на выход 10 устройствасигнал отказа, уведомлякаций о невозможности выполнения задания, Если числосвободных процессоров не меньше, чем35требуется для выполнения задания, узел1 управления выдает первому выходу сигнал записи кода на входе 8 в регистр 4сдвига,Предположим, что потребное количест 0во процессоров отражается в коде на входе 8 количеством единиц в соответствующих разрядах, Соответственно по входу8 на группы элементов И поступает кодномера задания, которое долины отраба 45тывать выбранные процессоры, После записи кода в регистр 4 сдвига на выходахнекоторых групп элементов И 5 появятсясигналы кода номера задания, причем номер группы определяется совпадением од 50ноименных единичных разрядов в регистре2 и регистре 4 сдвига, С выхода каждойгруппы элементов И 5.номер задапия выдается в соответствующий процессор 7 ичерез элемент ИЛИ 6 обнуляет соответ 55ствующие разряды регистра 2 и регистра4 сдвига,Если при этом в регистре 4 сдвигаостались единичные разряды, о чем сигнализирует сигнал на выходе элемента ИЛИ 3, то узел 1 управления выдает в регистр 4 сдвига импульсы продвижения до тех пор, пока регистр сдвига сигнала ми с элементов ИЛИ 6 не будет полно стью обнулен, При полном обнулении регистра 4 сдвига сигнал с первого выхода узла 1 управления снимается, что означает, что задание распределено среди свободных процессоров.Таким образом, устройство обеспечивает выбор заданного числа свободных процессоров путем одновременного их назначения, за счет чего и повышается быстродействие устройства,Формула изобретенияУстройство для распределения заданийпроцессорам, содержащее регистр готовности процессоров, группа выходов которого подключена к первой группе входовузла управления, а первая группа входов- к первой группе входов устройства,вторая группа входов которого соединенасо второй группой входов узла управления, соединенного первым входом с выходом элемента ИЛИ, о т л и ч а ющ е е с я тем, что с целью повышениябыстродействия, в устройство введенырегистр сдвига, группа выходов которогоподключена к соответствующим входамэлемента ИЛИ и первым входам соответствующих групп элементов И, выходыкаждой группы элементов И подключенык соответствующему выходу устройстваи входам соответствующего дополнительного элемента ИЛИ, первая группа входов регистра сдвига соединена со второйгруппой входов устройства, вход коданомера задания которого подключен ковторым входам групп элементов И третьивходы которых соединены ссоответствующим выходом из группы выходов регистраготовности процессоров, выходы дополнительных элементов ИЛИ подключены ксоответствующим входам из второй группы входов регистра готовности процессоров и регистра сдвига, первый и второйуправляющие входы которого подключенысоответственно к первому и второму выходам узла управления,Источники информации, принятые во внимание при экспертизе: 1, Авторское свидетельство СССР Мо 468240, кл, С 06 Р 9/00, 1972,2, Авторское свидетельство СССР ЬЬ 474006, кл,06 Р 9/00, 1970,629538 едактор Н. Подписное а Совета Мини й и открытий каи наб д 4/52 Тираж 826 осударственного комитетпо делам изобретени осква, Ж 35, Раушс 6070 ИИПИ в СС