Цифровой синтезатор частот

ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ Союз Советских Социалистических Реслублик(45) Дата опубликования описания -У а 2Н 03 В 19/00 Государственный комитет Совета Министров СССР по делам изобретений и открытий(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ Изобретение тнС)пгс 51 и радиотехнике, приб)рсстроеию и автоматике и мо.кс т быть использовано в дискретных ссгсмах обработки информации.Извс тен цифровой синтезатор частот. содержащий последовате, ьно соединснныс датчик опорных частот и фазовый детектор, а также последовательно соединенные фильтр нижних частот, управляюший э,е. мент, перестраиваемый генератор, делитель частоты с постоянным коэ)фициснтох и делитель частоты с переменным коэффициентом деления, выход которого подключен и друг)х 1 входу фазового детектора 11.Однако в спектре выходиго колсоания СИ НТС ЗаТОРа саСТ) Г ПРРСМТ С ГВМ 10 Т СОСсВЛ 5110- и 1 ие, крагные опорной часготс.Цель изобретения -- улучшение подавления в спектре выходного колсоания составляющих, кратных о)р 1 ой частоте.Цель достигается гем, гго и и)ровой с 1 нтезатор частот, со;1 сржы)ц 1 й 1)с сдовательно сосдиненныс датчик )Орных частот И фаЗОВЫй ДстСКТОР, а Т 1 К)КЕ 1 СЛСДОВсТЕЛ- но соединенные фи,ьтр нижн)х 11 стот, равляюший элемент, псрсстраивасмый генератор, делР 1 тель частоты с постоянным коэффициентом деления и дезитель частоты с переменным коэффициентом дегся,вь)х)д ко горого подключен к другох) входу )азового тетектора, введены после н)вате,ьно сосдннсныс блок задержки, элемент И и цнфро Ой птегратор, выход которого соединен соВХОДОХ )ЛЬТРс НИЖН 1 Х аСТОТ. ТсКТОВЫС ВХО.ды блока задержки и ц 11 фрового интегратораподключены к другому выходу датчика опорных частот, первый выход фазового детектора соединен с другими входами блока за Одержки и элемента И, а второй выход фазового детектора соединен с управляю- ШИМ ВХОДОМ ЦнфРОВОГО ИНтсСГРатОРа.На чертеже приведена структурная электрическая схема предложенного синтеза- )5 тора.Цифровой синтезатор частот содержитпоследовательно соединенные датчик 1 опорных частот и фазовый детектор 2, а также последовательно соединенныс фильтр 3 нижних частот, управляющий элемент 4, перестраиваемый генератор 5, делитель 6 частоты с постоянным коэффициентом деления и делитель 7 частоты с переменным коэффициентом деления, выход которого подключен к другому входу фазового детектора 2, блок 862 40 формула изобретения 45 50 55 3задержки, элемент И 9 и цифровой интегратор 10.Выход цифрового интегратора О соединен со входом фильтра 3 нижних частот, тактовые входы блока 8 задержки и цифрового интегратора 10 подключены кдругому выходу датчика 1 опорных частот, первый выход фазового детектора 2 подключен к другим входам блока 8 задержки и элемента И 9, а второй выход фазового детектора 2 соединен с управляющим входом цифрового интегратора 10.Синтезатор частот работает следующим образом.Ьключение в контур импульсно-фазовой автоподстройки частоты астатического звена - цифрового интегратора 1 О придает системе регулирования астатические свойства как по частоте, так и по фазе. В этом случае режим синхронизации перестраиваемого генератора 5 поддерживается постоянным напряжением с выхода цифрового интегратора 10, поступающим на управляющий элемент 4. Цифровой интегратор 10 запоминает требуемый уровень напряжения.Допускается принципиальная возможность с нулевой остаточной расстройкой по фазе. Однако даже при идеальном совпадении фаз подстраиваемого и эталонного сигналов, на выходе фазового детектора 2 будут вырабатываться короткие импульсы с частотой 1 зщкоторые отразятся на спектре выходного колебания синтезатора частот. Последнее связано с неизбежным технологическим разбросом элементов фазового детектора 2 и других устройств синтезатора,Для того, чтобы преодолеть это, в контур регулирования синтезатора частоты включено устройство формирования зоны нечувствительности по времени, состоящее из последовательно включенных блока 8 задержки и элемента И 9. Сигнал с первого выхода фазового детектора 2 подается на один из входов элемента И 9 непосредственно, а на второй - после обработки в блоке 8 задержки.На выход элемента И 9 и на вход цифрового интегратора 10 пройдут только такие импульсы с выхода фазового детектора 2, длительность которых больше времени запаздывания в блоке 8 задержки. Импульсы меньшей длительности не пропускаются на вход цифрового интегратора 1 О и не оказывают влияния на уровень выходного напряжения последнего.Благодаря этому в установившемся режиме при разности фаз подстраиваемых сигналов, не выходящей за заданные пределы, принципиально исключается возможность наложения на управляющий сигнал, поступаюгций с выхода цифрового интегратора 10 на фильтр 3 нижних частот, а следовательно, н на управляющий элемент 4 сигнала 3244 с частотой 1 за и его гармониками, Ссютветственно исключается возможность попадания в спектр выходного колебания синтезатора составлякнцих с частотой Величина остаточной расстройки определяется разрешающей способностью системы. Фильтр 3 нижних частот, предназначен только для фильтрации быстрых флуктуационных процессов, вносимых источником питания и паразитными связями, а также 10 лля сглаживания выходного сигнала цифрового интегратора 10.Сокращение длительности процесса настройки достигается ц предложенном синтезаторе частот благодзря тому, что настройка осуществляется со скоростью, пропорци ональной величине ошибки, определяющейдлительность сигнала на первом выходе фазового детектора 2. Для этого в схему синтезатора включен цифровой интегратор 10.Тактовый вход цифрового интегратора 10 соединен с соответствующим выходом датчика опорных частот. Выход элемента И 9 подключен к управляющему входу интегратора 1 О. Частота импульсов, поступающих на тактовый вход цифрового интегратора 10 с датчика опорной частоты, во много раз 25 выше частоты Ьд, Число шагов, котороесделает цифровой интегратор 10 в течение одного импульса с выхода фазового детектора 2, пропорционально длительности пос- леди егО.Предложенный синтезатор частот позволяет в значительной степени совместить высокую скорость установления частоты, малый шаг сетки и высокую спектральную чистоту выходного колебания. В установившемся режиме из спектра выходного колебания синтезатора полностью исключаются составляющие с частотой 1 а и ее гармо.никами, причем условия фильтрации выходного сигнала не зависят от номинала частоты эталонного сигнала,Цифровой синтезатор частот, содержащий последовательно соединенные латчик опорных частот и фазовый детектор, а также последовательно соединенные фильтр нижних частот, управляющий элемент, перестраиваемый генератор, делитель частоты с постоянным коэффициентом деления и делитель частоты с переменным коэффициентом деления, выход которого подключен к другому входу фазового детектора, отличаюи 4 ийся тем, что, с целью улучшения подавления в спектре выходного колебания составля. ющих, кратных опорной частоте, в него ввеле. ны послеловательносоединенные блок задержки, элемент И и цифровой интегратор,выход которого соелинен со вхолом фильтра нижних частот, тактовые входы блока задержки и цифрового интегратора нолклкиены к623247 другом у выхолу датчика опорных частот, первый вь 1 хол фазового детектора соединен с лругими вхолами блока задержки и элемента И, а второй выхол фазового детектора соединен с управляющим вхолом цифрового интегратора. 6Источники информации, принятые во внимание при экспертизе:1, Левин В, А., Нисневич Д. Г. Некото рые вопросы построения цифровых сннте. заторов частот. Электросвязь,4, 1976; с. 7379,Составитель В. Лякишев Редактор И. Марховскаи Техред О, Луговая Корректор В Сердюк Заказ 402 Г/411 Тираж 1087 Подписное Ф ЦНИИПИ 1 аеударственного комитета Совсгв Министров СССР по делам изобретений и открытий 113035, Москва, Ж.35, Раушская наб. д. 4/5 Филиал ПГ 1 П Патент, г. Ужгород, ул. 11 роектная, 4