Устройство аналого-цифрового преобразования

союзно,Гт."НГЮ" ИЫ Од ИСА Ъблиоте(а МЙА(11),620018 Союз Советских Социалистических Республик(51) М, Кл, Н 03 К 13/17 вкис присоединением за Государственный квинт Совете Министров ССС по делам изобретений н открыткй(54) УСТРОЙСТВО АН Недостася избыточ нии малых вяся в том,разряды равканалу связ Белью изобретениянение избыточности при10 ВХОДНЫХ СИГНВЛОВУказанная цель достигается тем, чтов предлагаемое устройство, содержащееблок сравнения, первый вход которогосоединен с шиной входного сигнала, т 5 второй вход - с выходом цифроаналогового преобразователя, а выход подключен к первым входам каждого из Ф,элементов И, вторые входы которых соединены соответственно с выходами с 20 2 - (Р 1+1) коммутатора, выходы последнихсоединены соответственно с первымивходами каждого из.тп элементов памяти, их вторые входы соединены соответственно с ю выходами коммутато ра, выходы которых соединены соответстявляется устране- кодироввнии Изобретение относится к технике аналого-цифрового преобразования и можетбыть использовано при передаче аналоговых сигналов по дискретным каналамсвязи.Известно устройство кодированияадаптацией по разрядности, в которомчисло разрядов кодового слова меняетсяв соответствии с измеренным среднимзначением кодового сигнала 1.Недостатком такого устройства является неспособность слежения за быстроменяющимися; например экспоненцивльно,входными сигналами,фа также избыточностьпри кодировании сигналов, обусловленной отличием текущего значения сигналаот измеренного среднего уровня,Наиболее близким по технической сущности к заявляемому изобретению является впалого-цифровой преобразователь,содержащий блок. сравнения, логическоеустройство, состоящее из элементов Ии коммутатора, блок памяти, цифроаналоговый преобразователь и генераторимпульсов 2,БИФРОВОГО ПРЕОБРАЗОВАН тком такого устройства являет- ость в дискретном представлекодных сигналов, выражакецачто в этом случае старшие ны нулю и передача их по и нецелесообразна.венно с й входами цифроаналоговогопреобразователя, управляощие входы коммутатора подкцочены к шине стартовыхимпульсов и выходу генератора гактовыхимпульсов, дополнительно введены реверсивный счетчик и два логических элемента, первые .Хп входов этих элементов соединены соответственно с Ф выходамиэлементов памяти, вторые,й) входов которых соединены с соответствующимивходами коммутатора и т выходами реверсивного счетчика, вычнтающий и суммирующий входы которых соединены соответственно с выходами первого и второго логических элементов,На чертеже дана структурна" электри-ческая схема предлагаемого устройствааналого-цифрового преобразователя.Устройство содержит блок 1 сравненияпервь й вход которого соединен с шиной2 входного сигнала, второй вход - с выходом цифроаналогового преобразователя3, выход подхгпочен к первым входамкаждого из П) элементов И 4, вторыевходы которых соединены соответственно с выходами с 2 - ( +1) коммутатор-,5ра 5, а выходь: элементов И 4 соединены с первыми входами каждого из элементов памяти 6, их вторые входы соединены соответственно с и выходамикоммутатора 5, а выходы элементов па- З 0.мяти 6 - соответственно с входами цифръаналогового преобразователя 3 и с первыми входами логических элементов 7 и8, вторые,й входы последних соединенысоответственно с О) входами коммутатора 5 и с выходами реверсивного счетчика 9, а выходы логических элементов7 и 8, соединены соответственно с вы-читающим и суммирующим входами реверсивного счетчика 9, управляющие входы коммутатора 5 соединены с шиной10 стартовых импульсов и выходом генератора 11 тактовых импульсов,Устройство работает следующим образом. 4Стартовый импульс, поступающий науправляющий вход коммутатора 5, переписывает содержимое реверсивного счетчика 9, которое в исходном состоянииравно нулю, в счетчик коммутатора. 50Тактовые импульсы, поступающие науправляющий вход коммутатора 5, с выхода генератора 11 тактовых импульсовпоявляются поочередно на одном из(Ю+1) выходов коммутатора 5 начиная 55с ( 1 +1), гдето- содержимое реверсивного счетчика 5 т.е, первый импульспоявляется на ( 1 +1)-ом выходе, второй - на(1 +2)-ом и т, д, Пои помощи60 этих импульсов преобразуется входная аналоговая величина методом поразряд ного кодирования в двоичное ( Т) - л )- разрядное число благодаря применению элементов И 4 элементов памяти 6, цифроаналогового преобразователя 3 и блока 1 сравнения. По окончании такта преобразования начинается анализ полученного двоичного числа. Для,этой цели используются логические элементы 7 и 8, ко входам которых подключены выходй элементов памяти 6 и выходы реверсивного счетчика 9. Логический элемент 8 выполняет логическую функциюУ=Хгде Х.;.- содержимое ( 1 +1)-го разряда в двоичном представлении преобразуемого напряжения,1 - число, записанное в реверсивном счетчике 9,На выходе логического элемента 9появляется сигнал, равный единице в томслучае, если ( д +1) (старший) разрядравен нулю. Сигнал с выхода логического элемента 8 поступает на вход сложения реверсивного счетчика 9 и увеличивает его содержимое на единицу, благодаря этому в очередном такте преобразования число разрядов уменьшаетсяна единицу. Логический элемент 7 выполняет логическую функцию-Пк,К=+4где Х - содержимое й -го разряда двокичного числа;1 - число записанное в реверсивном счетчике 9;Гп - максимальное число разрядов двоичного числа;П - логическое произведение.Следовательно, если во всех разрядах, начиная с (4+1), содержатся единицы, то на выходе логического элемента 7 появляется сигналкоторый подается на вход вычитания реверсивного счетчика 9, и в очередном такте преобразования число разрядов. увеличивается на единицу, что позволяет преобразовать сигнал вдвое больше предыдущего по абсолютной величине, т.е. предлагаемое устройство следит за экспоненциально быстрыми изменениями сигнала.В канал связи поступают не все а раз:- рядов, а только (В-Ц разрядов, поскольку первые 3 разрядов отключаются и их содержимое равно нулю. Так как изменение числа разрядов происходит на основании анализа двоичного числа, пере620018 ЦНИИПИ Заказ 4523/50 Тираж 1086 Подписное Филиал ППП Патент", г. Ужгород, ул, Проектная, 4 даваемого по каналу связи в очередномтакте, то на приемном конце можно аналогичным анализом определить количество разрядов, которые передают:я на следующем такте. формула изобретения Устройство аналого-цифрового преобразования, содержащее блок сравнения, перО вый вход которого соединен с шиной вход ного сигнала, второй вход - с выходом цифроаналогового преобразователя, а выход подключен к первым входам каждого из Ут элементов И, вторые входы которых соединены соответственно с 2- (Я+1) выходами коммутатора, выходы последнйх соединены соответственно с первыми входами каждого из ХИ элементов памяти их вторые входы соединены соответствен- но с 1 т 3 выходами коммутатора, выходы которых соединены соответственно с Ич входами иифроаналогового преобразователя, управляющие входы коммутатораподключены к шине стартовых импульсови выходу генератора тактовых импульсов,отличаюшееся тем, что,сцелью сокращения избыточности при кодировании входных сигналов, в него введеныреверсивный счетчик и два логическихэлемента, первые ,т входов этих элементов соединены соответственно с ИЧвыходами элементов памяти, вторые Мвходов которых соединены с соответствую-щими И 1 входами коммутатора и Щ выходами реверсивного счетчика, вычитающий и суммирующий входы которых соединены соответственно с выходами первого и второго логических элементов.Источники информациипринятые вовнимание при экспертизе:1. Авторское свидетельство СССРМ. 293239, кл. 806 Г 5/02,07,03,692, Шляндин В. М Цифровые электроизмерительные приборы, М Энергии",1972, с. 282, рис. 7-1.