Преобразователь полярных координат вектора в прямоугольные

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ("596955 1) Дополнительное к авт, свид-ву -2) Заявлено 19.02.76(21) 2326985/18(51) л."6 Р 15/34 соединением заявки-Государственный комитет Совета Ииниотроа СССР по делам изобретений и открытий(45) Дата опубликования описания 25.02.78(71) Заявите анский технический инст(54) ПРЕОБРАЗОВАТЕЛЬ ПОЛЯРНЫХ КООВ ПРЯМОУГОЛЬНЫЕ ВЕКТОРА Предложенное устройство относится к автоматике и вычислительной технике и может быть использовано в качестве автономного устройства для преобразования координат либо в составе вычислителя при решении различного рода специальных задач.Известно частотно-импульсное тригонометрическое устройство для вычисления тригонометрических функций, содержащее блок определения интервалов, датчики образцовых частот, логическое триггерное кольцо, следящие системы, блок выдачи результатов 1. Однако в нем значительны аппаратурные затраты, обусловленные выбранным способом формирования линейного участка функции, в соответствии с которым на каждый интервал аппроксимации требуется хранить два параметра; жесткие требования к пульсации входной частоты, моделирующей модуль вектора, и ее диапазону, связанные с использованием в устройстве частотно-импульсных следящих систем.Наиболееблизким по технической сущности к изобретению является преобразователь полярных координат вектора в прямоугольные 2, содержащий формирователь стробов, два элемента И, элемент ИЛИ, коммутатор, два делителя, первый триггер, блок памяти и переключатель квадрантов, а формирователь строевяков и А, И, Сдвижков бов содержит счетчик и третий элемент И, причем первые входы первого и второго элементов И подключены соответственно к первому и второму выходам блока памяти, а выходы первого и второго элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, единичный выход первого триггера подключен к первому входу блока памяти и первому входу коммутатора, а нулевой выход первого триггера подключен ко вторым входам блока 1 О памяти и коммутатора, группа управляющихвходов коммутатора подключена к выходам переключателя квадрантов, а выходы коммутатора соединены со входами соответствующих делителей. Однако данный прототип имеет сравнительно небольшой диапазон изменения вход ной частоты, что обусловлено принятым способом реализации, требуемой при интерполяции операции умножения с помощью двоичного умножителя.Целью изобретения является расширениедиапазона входных сигналов.Для этого введены в блок формированиястробы второго и третьего триггера и узла сравнения, причем выход элемента ИЛИ соединен с третьим входом коммутатора, а нулевой выход первого триггера подключен к единично 2 б му входу второго триггера, нулевые входы втоформула" изобретения 20 25 30 35 40 45 50 рого и третьего триггеров соединены с единичным входом первого триггера, нулевой выход второго триггера подключен к входу третьего элемента И, выход которого соединен со входом счетчика, управляющий выход которого подключен к нулевому входу третьего триггера, а группа выходов - к группе входов узла сравнения, выход которого соединен с единичным входом третьего триггера, нулевой и единичный выходы которого подключены соответственно ко вторым входам первого и второго элемен. тов И.Сущность изобретения поясняется чертежами.На фиг. 1 приведена структурная электрическая схема устройства, содержащего формирователь стробов 1, первый и второй элементы И 2 и 3, элемент ИЛИ 4, коммутатор 5, два делителя 6 и 7, первый триггер 8, блок памяти 9 и переключатель квадрантов 10.На фиг. 2 приведена структурная электрическая схема формирователя стробов, поясняющая принцип формирования интервалов, пропорциональных интерполирующим множителям, содержащая второй и третий триггеры 11 и 12, узел сравнения 13, счетчик 14 и третий элемент И 15.На фиг. 3 приведены временные диаграммы.С приходом каждого импульса входной частоты Г,. в блоке 1 организуется два цикла формирования интервалов ги г . Триггер 12, срабатывающий по импульсу Г разрешает прохождение частоты Г 1 на вход счетчика 14. С этого момента на его импульсных выходах начинают формироваться опорные частотные составляющие Г,1/2", а на потенциальных выходах чо времени развертывается линейно изменяюц;ийся код Х максимальное значение которого равно 2 (т - разрядность счетчика 14)Интервалы ги г,. формируются на выходах триггера 11 путем сравнения линейно растуще. го кода Хсг и входного кода Мт т, . Единичное состояние триггера 14, стробирующего выходные частоты блока памяти, изменяется импульсом из узла сравнения, появляющимся в момент М. = М т т;, затем восстанавливается импульсом переполнения.Триггер 8 позволяет организовать два цикла формирования т 1 и -.и управляет коммутацией частот с выхода блока памяти 9 с целью получения (Х)к и (Х 1- ), последовательно во времени. Г 1 о второму импульсу переполнения счет яка 14 устанавливается в исходное состояние триггер 8 и сбрасывается триггер 12. Работа преобразователя на этом прекращается до появления следующего импульса ГПредложенный принцип реализации операции умножения позволил исключить в схеме преобразователя блок умножения, что уменьшило в два раза время, необходимое для формирования число-импульсных кодов (Я)х и (М 1.- ) , т. е. увеличить в 2 раза диапазон изменения входной частоты.Расширение диана жна входных си налов позволяет уменьшить общее количество используемых преобразователей при тех же аппаратурных затратах на каждый из них, а следовательно, сократить стоимость всего устройства в целом. Преобразователь полярных координат вектора в прямоугольные, содержащий формирователь стробов, два элемента И, элемент ИЛИ, коммутатор, два делителя, первый триггер, блок памяти и переключатель квадрантов, а формирователь стробов содержит счетчик и третий элемент И, причем первые входы первого и второго элементов И подключены соответственно к первому и второму выходам блока памяти, а выходы первого и второго элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, единичный выход первого триггера подключен к первому входу блока памяти и первому входу коммутатора, а нулевой выход первого триггера подключен ко вторым входам блока памяти и коммутатора, группа управляющих входов коммутатора подключена к выходам переключателя квадрантов, а выходы коммутатора соединены со входами соответствующих делителей, отличающийся тем, что, с целью расширения диапазона входных сигналов, в блок. формирования стробов введены второй и третий триггеры и узел сравнения, причем выход элемента ИЛИ соединен с третьим входом коммутатора, а нулевой выход первого триггера подключен к единичному входу второго триггера, нулевые входы второго и третьего триггеров соединены с единичным входом первого триггера, нулевой выход второго триггера подключен к входу третьего элемента И, выход которого соединен со входом счетчика, управляющий выход которого подключен к нулевому входу третьего триггера, а группа выходов - к группе входов узла сравнения, выход которого соединен с единичным входом третьего триггера, нулевой и единичный выходы которого подключены соответственно ко вторым входам первого и второго элементов И. Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР389517, кл. б 06 Г 15/34, 12.07.71.2. Авторское свидетельство СССР463986, кл. 6 06 Г 15/34, 07.11.74.596955 фиг.,5 Корректор А. Гриценко Подписное Редактор Л. Бабич Заказ 114 (47