Устройство для формирования четвертичных последовательностей

Союз Советскин Социалистицескик РеслубликОП ИСАНИЕИЗОБРЕТЕН ИяК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(21)242 581/18-2Ие 51) М, Кл. Н 03 К 3/64 дсударственный комнтетСонета Мнннстроа СССРпд делая нзооретеннйи отнрытнй(7) Заявите 54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ЧЕТВЕРТИЧНЫХ ПОСЛЕЙОВАТЕЛЬНОСТ ульсной ля формировантв, льсов, содержаоединенный с ших регистра, именности, селектитель 11,стройства являет(61) Дополнительное к(22) Заявлено 25.11.76с присоединением ааявк Изобретение относитсятехнике.Известно устройство дпоследовательностей импушее сумматор, счетчик, ссумматором, два сдвигаюлогические схемы разноруюшие каскады, накопиНедостатком такого уСЯ слОжнОстЬ,Наиболее близким по техническои сущкости к заявленному является устройство, известное из основного авт. св, М 358771, содержашее генератор тактовых импульсов, связанный с К- разряд-. ным двоичным счетчиком, а также дешифратор, коммутатор и анализатор четности, причем выходы разрядов двоичного счетчика соединены через дешифратор и коммутатор со входами анализатора четности 2.Недостатком устройства является не- большое число разновидностей генерируемых последовательностей. Цель изобретения - увеличение числа генерируемых четвертичных последова-тельностей.Это достигается тем, что в устройство, содержашее генератор тактовых импульсов, связанный с К-разрядным двоичным счетчиком, а также дешифратор, коммутатор и анализатор четности, причем выходы разрядов двоичного счетчика соединены через дешифратор и коммутатор со входами анализатора четности, введены линия задержки, переключатель, дополнительный дешифратор, дополнительный анализатор четности и Й -разрядный двоичный счетчик, вход которого соединен с третьим выходом К -разрядного двоичного счетчика, а выход- с одним входом коммутатора и первым входом дополнительного дешифратора, второй вход которого соединен со вторым выходом К -разрядного двоичного счетчика, причем выход дополнительного дешифратора соединен с входом дополнительного анализатора, выход которого через линию задержки и непосредственно соединен с входами перекпючатепя, выход которого подключен к дополнительному входу анализатора четности.На чертеже приведена структурная эпектри-б ческая схема устройства.Оно содержит генератор 1 тактовых импульсов, двоичный Х -разрядный датчик 2, двоичный И -разрядный счетчик 3, коммутатор 4, дешифратор 5, дополнительный де шифратор 6, анализатор 7 четности, дополнительный анализатор 8 четности, переключатель 9, пинщо задержки 10.Выходной сигнал снимается с выхода 11.Устройство работает следующим образом.В исходном состоянии все триггеры (на черт, не показаны) двоичных счетчиков 2,3 находятся в состоянии, соответствующем нулю, т.е. пеовому символу поспедоватепьностиР Коммутатор 4, который состоит из ключей (на черт, не показаны) находится в состоя ниях, определяющих номер генерируемой последовательности. Номер последовательности выбирают вручную установкой ключей в положение "включено-выключено", При этом соответствующие разряды двоичных счетчиков 2,3 через ключи коммутатора 4 соединяются с входами анализаторов 7,8 четиос:= ти. Поступающие с выхода генератора тактовых 0 импульсов на вход двоичного разрядного счетчика 2 тактовые импульсы последовательно изменяют состояние двоичных счет, чиков 2,3. При этом с выходов дещифраторов 5,6 на входы анализаторов 7,8 четнос 35 ти поступают сигналы, соответствующие 1", если рядом стоящие разряды двоичных счетчиков находятся в положениях "1" ипи фО", с выхода коммутатора 4 на входы анализатора 7 четности поступают сигналы "О и ф 1 ф с разрядов двоичных счетчиков 2,3, которым соответствуют "1", в двоичном выражении номера последоватЕльности.На дополнительный вход анализатора 7 четности поступают "1" и 0" в зависимости от четного ипн нечетного количества единиц, поступающих на вход дополнительного анализатора 8 четности. Эти единицы и нули поступают на донопнительный вход анализатора 7 четности ипи непосредственно через переключатель 9, ипи через пинию задержки 10 и переключатель 9, В первом случае на выходе устройства генерируются Ячетверичных поспедоватепьностей. Во втором случае на выходе устройства генерируется еще К -2М четвеуичных последовательностей, структура которых отличается от приведенных в первом случае, Поэтому положение переключателя 9 определяет семейство генерируемых четверичных последовательностей, Общее число генерируемых четвденчных паспедоватепьностей равно И МФормула изобретенияУстройство дпя формирования четверичных последовательностей по авт, св.% 358771, о т и и ч а ю ш е е с я тем, что, с цепью увеличения числа генерируемых четверичных последовательностей, в него введены пиния задержки, переключа- тель, дополнительный дешифратор, допопнитеаъныи анализатор четности и Й -разряд-. ный двоичный счетчик, вход которого соединен с третьим выходом К -разрядного двоичного счетчика, а выход - с одним входом коммутатора и первым входом допопнитепьного дещифратора, второй вход которого соединен со вторым выходом-разрядного двоичного счетчика, причем выход дополнительного дещифратора соединен с входом дополнительного анализатора, выход которого через пинию задержки и непосредственно соединен с входами переключателя, выход которого подключен к дополнительному входу анализатора чет- ности.Источники информации, принятые во итимание при экспертизе;1, Заявка Вепнкобритании Мо 1382048,хп, 6 7 З, 29.01.74.2. Авторское свидетельство СССРСоставитель. В, Егоровадактор Н. Разумова ТехредЗ, мужик Корректор П. МакаревП раж 1085 ого комитета Т Заказ 871 ров СССР 1130 л ППП "Патент, г. Ужгород, ул. Проектная И Государственн по дел 35, Москва, Жизобретений5, Раущская одписное вета Мин открытий б., д. 4